بخشی از مقاله
خلاصه
بسیاری از سیستم های دیجیتالی که به صورت عملی ساخته می شوند همراه با نویز هستند. این نویز بر روی سیگنال مطلوب تاثیر منفی می گذارد و اطلاعات را از بین می برد . یکی از فیلترهای اساسی، فیلتر با پیکربندی مجدد است. در این نوع فیلترها به ازای fc های مختلف ضرایب فیلتر تغییر خواهند کرد و میتوان عملیات فیلتر را بهتر انجام داد. یکی از تکنیکهای جدید طراحی فیلتر دیجیتال تکنیک ISPA است. این روش از ترکیب دو تکنیک SPA و درونیابی بهره برده است. در این مقاله برای افزایش سرعت این تکنیک از روش خط لولهای استفاده شده است که سرعت این طراحی را بسیار افزایش میدهد. برای اثبات روش پیشنهادی از نرمافزار ISE 2013 و زبان سخت افزار VHDL استفاده شده است.
کلمات کلیدی: فیلتر دیجیتال، تکنیک SPA ، تکنیک درون یابی، روش خط لوله ای، زبان سخت افزار VHDL، ISE
.1 مقدمه
در بسیاری از کاربردهای پردازش سیگنال به فیلترهای دیجیتالی احتیاج است که فرکانس قطع آن - fc - به صورت دینامیکی تغییر کند؛ مانند سیستم های کنترل، رادار، سونار، ارتباطات بی سیم.بسیاری از سیستم های دیجیتالی که به صورت عملی ساخته می شوند همراه با نویز هستند. این نویز بر روی سیگنال مطلوب تاثیر منفی می گذارد و اطلاعات را از بین می برد. به همین دلیل به یک یا چند فیلتر دیجیتال در سیستم های دیحیتالی نیاز است تا اطلاعات سیگنال مطلوب حفط شود. یکی از ساده ترین روش ها برای درک کردن فیلتر با پیکربندی مجدد استفاده از فیلتر برنامه پذیر است.[1] در این فیلترها ضرایب متناظر با مقادیر fc های مختلف در حافظه ذخیره می شوند و ضرایب مناسب از حافظه در ساختار فیلتر برای fc مطلوب بارگذاری می شوند.
معایب این روش شامل حافظه بزرگی است که باید حجم وسیعی از ضرایب را در خود ذخیره کند، همچنین تعداد متغیرهای زیاد و تعداد بسیار عملگرها برای عملیات پیکربندی مجدد می باشد. بنابراین برای غلبه بر این معایب این روش توسعه داده شد به این صورت که به ازای تغییرات fc فقط دو پارامتر برای پیکربندی لازم باشد. یکی از تکنیک های طراحی فیلترهای دیجیتال تکنیک تقریب طیف پارامتری - - SPA است [9-2] که کنترل کاملی بر روی fc دارد. تکنیک SPA همچنین با تکنیک های دیگری نیز ترکیب شده است10]و.[11
هر چقدر که محدودهی fc مطلوب، گستردهتر و یا پهنای باند موردنظر باریکتر شود،پیچیدگی فیلترهایی که برپایه تکنیک SPA طراحی میشوند نیز با افزایش مقادیر ضرایب زیرفیلترها به شدت بیشتر می-شود و این موجب می گردد که پیاده سازی اعداد ممیزثابت نیز مشکلتر شود. زمانی که محدوده fc بسیار وسیع همراه با پهنای باند بسیار باریک و ضریب تضعیف زیاد در ناحیه باند قطع مدنظر باشد، تکنیک SPA برای به دست آوردن ویژگی های خاص فیلتر مطلوب به شدت افزایش می یابد.در مقاله [12] روشی برمبنای تکنیک SPA با درون یابی - ISPA - انجام شده است. فیلتر ارائه شده در آن برای بهره بردن از مزایای هر دو تکنیک درون یابی و SPA طراحی شده است. فیلتر SPA استفاده شده در مقاله [12] فقط به محدوده فرکانسی کوچکی نیاز دارد.
اما در مقاله مورد بحث سرعت به دست آمدن ضرایب دارای سرعت بالایی نیست. این سرعت نسبتا پایین باعث می شود که عملیات فیلترینگ به خوبی انجام نگردد و در نتیجه سیگنال خروجی مطلوب که دارای نویز است وارد مدار دیجیتالی میشود و پردازش را با خطا مواجه میکند.کاری که در این مقاله انجام شده است برای افزایش سرعت راهکاری پیشنهاد داده میشود که سرعت مدار بسیار افزایش می یابد و می توان ادعا کرد که زمان انجام فیلترینگ تقریبا به نصف کاهش یافته است.در ادامهی این مقاله در بخش2 به کاراهای پیشین انجام شده پرداخته شده است. در بخش3 طرح پیشنهادی در این مقاله به تفصیل بیان شده است. در بخش4 نتایج شبیه سازی مدار طراحی شده نمایش داده شده و در نهایت در بخش5 نتیجه گیری این مقاله توضیح داده شده است.
.2 کارهای پیشین
در مقاله ی [12] با ترکیب تکنیک های درون یابی و SPA روشی را بنا نهاده است که می توان از مزایای هر دو تکنیک به صورت همزمان بهره برد. این روش که به نام ISPA نام گذاری شده است تکنیک بسیار پیشرفته و جالبی است که با استفاده از آن می توان فیلتری را طراحی کرد که قابلیت پیکربندی مجدد را دارد و بنابراین به ازای فرکانس های مختلف میتوان این فیلتر طراحی شده را با سیگنال مورد نظر تطبیق داد. اما به سرعت پردازش توجه نشده است. در صورتی که به این پارامتر مهم توجه نشود ممکن است که فیلتر دیجیتالی طراحی شده به درستی عملیات فیلتر را انجام ندهد. به این دلیل که ممکن است قبل از انجام عملیات فیلتر و تغییر خروجی مقدار سیگنال ورودی تغییر کند و چون قدرت پاسخگویی سریع را ندارد اطلاعات از دست خواهد رفت.
در شکل1 نمای کلی از مدار طراحی شده در مقاله [12] نمایش داده شده است. همانطور که مشاهده میشود این شمای کلی از چندین زیرفیلتر تشکیل شده است. با اجتماع این زیرفیلترها می توان مزایای بسیار خوبی به دست آورد که در مقاله [12] به طور کامل و مفصل توضیح داده شده است.هر کدام از این زیرفیلترها از بخش هایی تشکیل شده است که میتوان در شکل2 مشاهده نمود. hi ها ضرایب فیلتر هستند. M مقدار تاخیر می باشد که به خط select M مقدار این پارامتر مشخص می شود. همچنین با خط کنترل add/sub تعیین میگردد که آیا از عملگر جمع استفاده شود و یا عملگر منها مورد استفاده قرار بگیرد.معادله ریاضی که طراحی شکل2 را نشان میدهد به صورت زیر است:
این معادله در حوزه فرکانسی و تبدیل Z می باشد که در حوزه زمان معادله آن به شکل زیر است:
همانطور که دیده می شود تا زمانی که همه عملگرها عملیات موردنظر را انجام نداده اند خروجی را نمیتوان از آن استخراج کرد. که این به موجب همان سرعت کم در پاسخگویی است. پس باید مدار جدیدی برپایهی آن طراحی نمود که این ضعف را پوشش دهد. این طراحی جدید در بخش بعدی به تفصیل شرح داده شده است.
.3 طرح پیشنهادی
همانگونه که در بخش قبل گفته شد باید برای کاهش زمان پاسخگویی به تغییرات ضرایب راهکار نوینی پیشنهاد داده شود که با افزایش سرعت بتوان فیلتر دیجیتال مناسبتری را در مدارات بزرگتر استفاده کرد.
