بخشی از مقاله
چکیده -
در این مقاله، یک تقویت کننده کم نویز - LNA - با خطسانی بالا برای کاربردهای فرا پهن باند ارائه شده است. LNA پیشنهادی نقطه تقاطع مرتبه سوم را به وسیله خنثی کردن مد مشترک تمامی مولفه های انترمدولاسیون که در جریان خروجی ظاهر می شوند بهبود داده است.
ساختار LNA پیشنهادی جریان های مد مشترک برابر ولی با علامت مخالف هم، به وسیله کسکید کردن دو جفت دیفرانسلی با اتصال ضربدری خروجی تولید می کند. این جریان ها همدیگر را در خروجی حذف می کنند و باعث بهبود خطسانی می شوند. همچنین LNA پیشنهادی عملکرد نویز را با خنثی کردن نویز گرمایی ترانزیستورهای ورودی و کمکی در خروجی مدار بهبود می بخشد. برای نشان دادن تاثیر ساختار LNA پیشنهادی آنالیز دقیق آن ارائه شده است. نتایج شبیه سازی در تکنولوژی 180nm CMOS با ADS عبارت است از 12.2dB گین توان، پهنای باند -3dB از 3.1GHz تا 10.6 GHz، IIP3 برابر +8.2dBmاست.
-1 مقدمه
درخواست برای سیستم های ارتباطی بدون سیم پرسرعت، تمایل به استانداردهای فراپهن باند - UWB - که به عنوان تکنولوژی جدید برای انتقال با سرعت بالا در فواصل کوتاه با توان مصرفی کم ظاهر شده اند را افزایش داده است. به عنوان اولین بلوک یک سیستم رادیویی چند منظوره-چند استاندارده، محقق کردن تقویت کننده کم نویز پهن باند - LNA - بسیار مهم و مورد نیاز استLNA .[1]های پهن باند باید چندین مشخصه مانند تطبیق امپدانس ورودی پهن باند، خطسانی بالا، و نویز فیگر اندک در یک رنج فرکانسی چند گیگاهرتزی فراهم کنند که این طراحی LNAها را بسیار سخت و چالش برانگیز کرده است.
توانایی تکنولوژی CMOS برای کاهش مساحت مدار، باعث شده که بتوان یک سیستم RF بر روی یک چیپ را پیاده سازی کرد. از طرف دیگر، عملکرد نویز و پهنای باند مدار LNAهای CMOS با اسکیل شدن تکنولوژی بهبود پیدا می کند، ولی گین و خطسانی مدار به دلیل پایین آمدن موبیلیتی ومنبع توان، بدتر می شود. همچنین به دلیل وجود تعداد زیادی تداخل کننده داخل باند و محصولات انترمدولاسیون ناشی از بلاکرها و یا نشتی انتقال در ورودی LNA، به خطسانی در یک رنج وسیع فرکانسی احتیاج است که یک چالش بزرگ در طراحی UWB LNA است.[3] بنابراین برای فراهم کردن خطسانی UWB LNA CMOS باید یکسری تکنیک به کار بندیم.
در کاربردهای پهن باند، نقطه تقاطع مرتبه دوم - IIP2 - نقطه تقاطع مرتبه سوم - IIP3 - ، هر دو مهم هستند. داشتن IIP2 بالا ما را مطمئن می کند که LNA در حضور تداخل کننده های قوی ناشی از مولفه اصلی که باعث تولید انترمدولاسیون مرتبه دوم در باند مورد نظر می شود، خطی می ماند. بیشتر تکنیک های قبلی که برای خطسانی ارائه شده است، بر روی افزایش IIP3 تمرکز کرده اند و کمتر هر دو مولفه IIP2 و IIP3 را بهبود بخشیده اند.
در این مقاله، یک ساختاری معرفی شده است که هر دوی نویز و خطسانی LNA را به صورت همزمان بهبود می بخشد. خطسانی توسط کاهش مولفه های IM خروجی بهبود پیدا می کند. برای این منظور، دو جفت کمکی به منظور خنثی کردن جریان های مد مشترک در خروجی استفاده می شود. علاوه بر این، در LNA پیشنهادی، مسیرهای کمکی مولفه های IM3 را از یکدیگر حذف می کنند که باعث بهبود همزمان IIP2 و IIP3 می شود. همچنین LNA پیشنهادی عملکرد نویز مدار را توسط خنثی کردن نویز ترانزیستورهای ورودی و کمکی بهبود می بخشد.
-2 ساختار پیشنهادی مدار LNA
شکل 1 ساختار UWB LNA پیشنهادی را نشان می دهد که ترانزیستورهای M5-M8 به ساختار دیفرانسیلی LNA گیت مشترک کسکود مرسوم اضافه شده است. M1 و M2 ترانزیستورهای ورودی گیت مشترک هستند که برای تطبیق امپدانس پهن باند ورودی استفاده می شوند. M3 و M4 به عنوان ترانزیستورهای کسکود برای بهبود گین و ایزولاسیون معکوس استفاده می شوند. ترانزیستورهای M5 و M6 به عنوان زوج کمکی برای خنثی کردن قسمت های مد مشترک مولفه های IM در خروجی استفاده می شود. این ترانزیستورها جریان مد مشترک برابر با جفت ورودی M1 - و - M2 تولید می کنند ولی با علامت مخالف.
استفاده از ترانزیستورهای M5 - و - M6 نویزفیگر را افزایش می دهد چراکه نویزفیگر آنها مستقیما به خروجی اضافه می شود و نیز نویز M1 و M2 در سورس M3 و M4 ظاهر می شود که توسط ترانزیستورها تقویت می شود. ترانزیستورهای M7 و M8 برای ایجاد مسیر کنسل کردن نویز به منظور بهبود عملکرد نویز استفاده می شود.
با توجه به نتایج شبیه سازی مجموع نویز اضافه شده توسط ترانزیستورهای M7 و M8 کمتر از نویز ناشی از M1,2 و M5,6 توسط مسیر کنسل کردن نویز است، بنابراین مجموع NF در LNA پیشنهادی در مقایسه با LNAهای مرسوم کاهش پیدا می کند. مقاومت RL موازی با سلف LD و خازن پارازیتی خروجی یک بار RLC پسیو را تشکیل می دهد. سلف Ls برای تشدید کردن با خازن های ورودی به کار می رود. برخلاف LNA های قبلی که از تکنیک coscomp برای خطسانی استفاده می کردند که معمولا باعث خراب شدن NF می شد[5]، در ساختار پیشنهادی ترانزیستورهای M7 و M8 در کنار ترانزیستورهای M5 و M6 به وسیله کنسل کردن نویز ترانزیستورهای ورودی و کمکی باعث بهبود NF می شود.
همچنین این ترانزیستورها به ترتیب در ناحیه اینورژن قوی و ضعیف بایاس شده اند، تا بتوانند ترارسانایی مرتبه دوم مساوی ولی با علامت مخالف به منظور ایجاد جریان سیگنال-کوچک بدون اعوجاج تولید کنند. ترانزیستورهای اضافه شده M5-M8 نه تنها باعث تضعیف قابل توجه جریان های IM2 و IM3 ترانزیستورهای ورودی می شوند، بلکه جریان اعوجاج مرتبه-سوم را از همدیگر کم می کنند. این باعث بهبود قابل توجه هر دوی IIP2 و IIP3 در کنار کاهش نویزفیگر کلی LNA پیشنهادی می شود. اگرچه استفاده از ترانزیستورهای کمکی با نواحی کاری مختلف تطبیق بین آنها را بسیار سخت می کند ولی این هزینه بهبود قابل توجه خطسانی که با استفاده از تکنیک کنسل کردن IM به دست آمده است.
شکل :1 ساختار UWB LNA پیشنهادی
-3 بررسی LNA پیشنهادی
در این قسمت، LNA پیشنهادی به صورت جزئی بررسی می شود. شرایط مورد نیاز برای بهبود خطسانی و کاهش نویزفیگر به دست آمده اند. برای در نظرگرفتن اثربدنه ترانزیستورهای گیت مشترک، مجموع ترارسانایی ترانزیستورهایی با تعداد i برابر است:
-1-3 تطبیق ورودی
ساختار گیت مشترک برای بهبود تطبیق امپدانس ورودی
پهن باند انتخاب شده است.
gmt1 مجموع ترارسانایی M1 را که شامل اثربدنه است را نشان می دهد و Cp1 مجوع خازن های پارازیتی موجود در سورس M1 را نشان می دهد.
برای داشتن تطبیق امپدانس از فرکانس 3.1GHz تا 10.6GHz، سلف Ls طوری طراحی شده است که با خازن پارازیتی Cp1 در فرکانس وسط باند عبور تشدید می کند. شرایط تطبیق امپدانس به این صورت است:
-2-3 گین
وقتی شرایط تطبیق امپدانس تامین شد، گین دیفرانسیلی LNA به شکل زیر در می آید:
Zout، امپدانس خروجی LNA را در فرکانس تشدید خروجی نشان می دهد و ساده شده آن به شکل زیر در می آید:
Rd1 و Cp3 خازن پارازیتی خروجی را نشان می دهد. با افزایش مجموع ترارسانایی، گین دیفرانسیلی LNA نیز نسبت به LNA های مرسوم به قیمت افزایش توان مصرفی، افزایش پیدا می کند.
-3-3 آنالیز بهبود IIP3
ساختار پیشنهادی برای خنثی کردن IM، با تضعیف IM3، IIP3 را نیز بهبود می بخشد. علاوه بر این، ترانزیستورها کمکی M5,6 - و - M7,8 با بایاس کردن آنها در نواحی مختلف، مولفه IM3 آنها خنثی می شود. آنالیزی که در ادامه می آید، تایید می کند که ساختار پیشنهادی اعوجاج مرتبه سوم را که به وسیله ترانزیستورهای ورودی و کمکی ایجاد می شود را خنثی می کند. در این آنالیز، جریان ترانزیستورها به دو قسمت خطی و غیر خطی تقسیم می شود. این آنالیز ولتاژ غیرخطی مرتبه سوم خروجی را که توسط im3 ایجاد می شود را برای استخراج شرایط کنسل کردن محاسبه می کند.
شکل:2 مدار معادل برای آنالیز IIP
شکل2 مدار معادل مورد استفاده برای محاسبه ولتاژ خروجی غیر خطی را نشان می دهد. جریان سیگلنال-کوچک اعوجاج هر یک از ترانزیستورهای کمکی شامل جریان انترمدولاسیون مرتبه سوم ذاتی و یک جریان اعوجاج ساخته شده مطابق جریان IM3 ترانزیستورهای ورودی است
با توجه به شکل 2، ولتاژ غیر خطی گره A، یعنی VA,IM3 ناشی از IIM3,1، وقتی که تطبیق امپدانس در ورودی به صورت کامل برقرار است
