بخشی از مقاله
چکیده
جمع کنندهها به دلیل توانایی در پیادهسازی چهار عمل اصلی - جمع، تفریق، ضرب و تقسیم - یکی از پراهمیتترین مدارهای محاسباتی محسوب میشوند و بهبود آنها عاملی بر ارتقای کلی سیستم است. جمعکنندهها در اکثر سیستم های دیجیتال در مسیرهای بحرانی قراردارند. بهبود یک تمامجمعکننده عاملی برای بهبود سیستم های دیجیتال است. در سال های اخیر تلاش زیادی برای بهبود تمام جمع کنندهها صورت گرفتهاست. به دلیل مزایای Cmos، همچون سرعت بالا و توان پایین این تکنولوژی، در چند دهه اخیر بسیار مورد توجه بوده است. اما با کاهش اندازه ترانزیستورها این تکنولوژی با ضعفهایی همچون نشتی جریان همراه شد. از این رو محققان به تکنولوژیهایی همچون نانولولههایکربنی روآوردند.
اکثر مدارهای ارائه شده با این تکنولوژی با استفاده از روشهای جمع اکثریت و ترانزیستورهای عبور ارائه شدهاند. روش جمعاکثریت باکمک تعداد زیادی خازن پیاده سازی می شود و این موضوع باعث ضعف در عملکرد کلی مدار میگردد. از سوی دیگر روش ترانزیستورهای عبور، با افت ولتاژ خروجی همراه هستند. با توجه به نکات مذکور، در این مقاله تلاش شدهاست با استفاده روش پویا، از خازنهای استفاده شده در مدار کاسته شود تا عملکرد کلی مدار بهبود یابد و دارای خروجی Full swing گردد.نتایج شبیه سازی در نرمافزار HSPICE به کمک تکنولوژی 32nm در دمای 27C و ولتاژ 0,65V در سه فرکانس و خازن بار متفاوت بیان میکند که مدار پیشنهادی در هر سه پارامتر توان-مصرفی، تاخیر و PDP بهبود قابل توجهای داشته است.
واژگان کلیدی: CNTFET، تمام جمعکننده، توانمصرفی، PDP، تاخیر
مقدمه
با مراجعه به مقالات - Shalem et al,1999 - و - Chandrakas et al,1992 - درمییابیم، کاهش توان مصرفی و افزایش سرعت در مدارهای مجتمع به دلیل نیاز جامعه به سیستمهای قابل حمل و بیسیم، بزرگترین چالش محققان است. در مدار محاسبه و منطق، برای محاسبات ممیز شناور و محاسبه ی آدرس جهت دستیابی به حافظه از تمام جمع کننده استفاده میشود. به همین دلیل جمع کننده یکی از مهمترین اجزای پردازندها محسوب میشود. این امر باعث شده است توجه محققان زیادی را به خود جلب کند. تمامی این موارد، بر اساس قاعدهی کلّیا به طرّاحی می پردازند و از یک تابع منطقی واحد که در کتاب - Rabaey et al,2002 - آمدهاست، پیروی میکنند. این قاعده را می توان در رابطه ی - 1 - مشاهده کرد.
بهدلیل اهمیت زیادی که تمامجمعکننده دارند، روشهای طراحی پویا و استاتیک متفاوتی ارائه شدهاست. یکی از ابتداییترین روش هایطرّاحی، روش - Complementary Cmos - C-CMOS است. با مراجعه به مقاله - Zimmermann etal,1997 - می توان دریافت که دارای دو قسمت است. pull - up برای محاسبه خروجی صفر در مدار و pull - down برای محاسبه خروجیهای یک در مدار کاربرد دارند. به عبارتی برای پیادهسازی یک مدار با N ورودی به 2N ترانزیستور نیاز دارد. N ترانزیستور برای پیادهسازی pull-up و N ترانزیستور برای پیادهسازی pull-down است تا این دوقسمت به صورت مکمل یکدیگر عمل کنند. شاید دارابودن تعداد زیادی ترانزیستور در این طراحی، یک ضعف به شمار آید. ولی وجود سادگی در طراحی و همچنین استحکام و ثبات در مدارهای این روش باعث شده این روش همچنان یکی از روشهای طراحی محسوب شود.
در چند دههی اخیر یکی از دغدغههای محققان، کاهش تعداد ترانزیستور استفاده شده در مدار بوده است. یکی از ایده-های کاهش تعداد ترانزیستور استفاده از ترانزیستورهای عبور است. - - Abu-Khater et al,1996 باکمک 32 ترانزیستور یکی از ابتداییترین مدارها این روش را ارائه کردند. به دلیل مسیرهای زیاد سیمکشی و تعداد زیاد ترانزیستور استفاده شده در این مدار، روند پیادهسازی دشواری داشت. - Reddy et al,2013 - نشان دادند علیرغم مشکلاتی چون افت Vt، ممنوعیت اتصال خروجی این مدارها به گیت ترانزیستور طبقه بعد و پیچیدگی پیادهسازی عملی، همچنان به دلیل توانایی کاهش تعداد ترانزیستور در مدار و توان مصرفی پایین، یکی از روشهای محبوب در طراحی به حساب می آید.
در چند سال گذشته روشی به نام جمع اکثریت برای طراحی معرفی شد. این روش همانند تصویر شماره - 1 - با کمک تعداد فردی از ترانزیستور، خروجی را با حداکثر تعداد ترانزیستور برابر می کند. گیت NOT نیز استفاده می شود تا خروجی مدار Full swing شود. - Navi et al,2009 - با ارائه دو مقاله تمامجمعکننده، سهم بزرگی در تحول این روش از طراحی داشتند. آنها در این مقالات نشان دادند با کمک یک تابع جمعاکثریت و سه گیت NOT که در سایز بندی ترانزیستورهای آنها تغییرایجاد شدهاست،میتوان سه تابع Carry, AND و OR را به راحتی پیادهسازی کرد. در مقاله - Branch et al,2011 - می توان مجموعه ای کامل از تمام جمعکنندههای این روش را مشاهده کرد.
بزرگترین اشکالی که به این روش میتوان گرفت، وجود تعداد زیاد خازنها است. زیرا خازن خود عامل مخربی در مدار محسوب می شود و توان و تأخیر در مدار را افزایش می دهد. از برترین مزیت این روش از طراحی کاهش حجم است.از آنجاکه کلاکپالس عضو جدا نشدنی مدارهای مجتمع محسوب می شود، با مراجعه به کتاب - Rabaey et al,2002 - درمییابیم از ابتدای تحول جمع کنندهها تاکنون بخش بزرگی از مقالات جمع کنندهها توسط روش پویا ارائه شده است.استفاده از منطق C-CMOS به دلیل سرعت بالا و توان مصرفی پایین و سادگی در پیادهسازی، عملی بسیار مورد توجه بود. ولی این روش برای مداری با N ورودی نیاز به 2N ترانزیستور داشت.
روش پویا با بهره گیری از کلاکپالس توانست یکی از دو قسمت مکمل یعنی pull - up و pull - down را از مدار حذف کند و تعداد ترانزیستورهای مورد نیاز برای طراحی را از 2N به N+2 برساند. این موضوع را می توان با مراجعه به مدار ارائه شده در مقاله - Mirzaee et al,2010 - مشاهده کرد. در این مقاله میرزایی و همکارانش توانستند تعداد ترانزیستورهای مدار را به 16 ترانزیستور کاهش دهند.از منطق های دیگر طراحی تمام جمع کنندهها می توان به منطق Hybrid اشاره داشت. در این منطق قسمتی از پیادهسازی مدار به عهده ی مدارهای مد جریان گذاشته شدهاست و مابقی را مدارهای مد ولتاژ پیادهسازی میکنند.
از مزایای این روش می توان سرعت بالا و تعداد ترانزیستورهای پایین برای طراحی را نام برد. این موضوع را نباید فراموش کرد که استفاده از مدارات مد جریان باعث افزایش توان مصرفی می شود. از مدارات این روش می توان به مقاله - Wairya et al,2011 - اشاره داشت.از آنجا که ترانزیستورهای CMOS توانایی کوچکتر شدن از اندازه 22nm به پایین را نداشت و در سایزهای پایین دچار مشکلاتی چون تونل زدن الکترونها از درون کانال کوچک ، پوشش عایق بسیار نازک و در نتیجه نشتی جریان و اتلاف توان مصرفی میگشت، محققان برآن شدند تا راه حلی برای این مشکل بیابند. با معرفی ساختار جدیدی از
