بخشی از مقاله
چکیده
مقایسه کننده های دینامیک به طور وسیع در ساختار بسیاری از مدار ها و سیستم ها مورد استفاده قرار می گیرند ، مقایسه کننده ها با ساختار فیدبک مثبت دارای سرعت عملکرد بالایی هستند ، که از جمله کاربرد های آن ها می توان به مبدل های آنالوگ به دیجیتال ، سوییج های رگلاتور ، حافظه ها و پردازنده ها اشاره کرد . پارامتر های مهمی که در مقایسه کننده های دینامیک نیز قابل توجه می باشند , می توان به ولتاژ آفست , زمان تأخیر و سرعت مقایسه کننده نیز اشاره کرد.
در این مقاله ولتاژ آفست ، سرعت مقایسه و زمان تأخیر دو مقایسه کننده رایج استرانق آرم و دابل تیل مورد بررسی قرار گرفته است ، و در نهایت یک مقایسه کننده ی سریع و ولتاژ پایین دینامیک طراحی شده است . در مقایسه کننده ی طراحی شده ، در شرایطی با VDD=1.2 - V - و - Vcm=1 - mV ، زمان تأخیری معادل 162 - ps - ، همچنین ولتاژ آفستی برابر با 3.65 - mV - بدست آمده است. پارامتر های مقایسه کننده های دینامیک با استفاده از نرم افزارهای Cadence Virtuoso XL و Hspice در تکنولوژی CMOS 180 nm شبیه سازی و بررسی شده است.
مقدمه
امروزه با پیشرفت علم الکترونیک بخصوص در حوزه ی دیجیتال نیاز به مدارهایی می باشد، که بتوانند ارتباط بین دنیای آنالوگ و دیجیتال را بر قرار کنند ، بنابراین برای نیل به این هدف نیاز به مقایسه کننده ها بیشتر احساس می شود. احتیاج برای مصرف انرژی کم ، مساحت کوچک تراشه های الکترونیکی و مبدل های آنالوگ-دیجیتال با سرعت بالا ، باعث استفاده از مقایسه کننده های دینامیک را برای دستیابی به سرعت بالا و مصرف انرژی کم را افزایش داده است.
در این مقاله زمان تأخیر مقایسه کننده ها با استفاده از آنالیز تحلیلی بررسی شده است، با استفاده از آنالیز تحلیلی ، طراحان و مهندسان می توانند عوامل تأثیر گذار در زمان تأخیر و سایر پارامترهای دخیل در عملکرد مقایسه کننده ها را شناسایی بکنند.
علاوه برآنالیز تحلیلی ، مقایسه کننده ای با معماری جدیدی نیز طراحی شده است، وعملکرد آن با مقایسه کننده های استرانق آرم و دابل تیل مقایسه شده است. مقایسه کننده ها مدارهایی هستند ، که می توانند بزرگی یا کوچکی دو سیگنال از مقدار مرجع صفر یا بیشینه یا کمینه را تشخیص بدهند
در این میان با افزایش روز افزون به میزان سنسور های حساس و پورت دار در حرفه های حساس از جمله پزشکی ، بیوشیمیایی و ... نیاز به مقایسه کننده ها با ولتاژ پایین و سریع و کوچک بیشتر احساس می شود
امروزه بیشتر مدارات دیجیتال با ولتاژ های پایین کار می کنند ، اما در مدارات آنالوگ این کاهش ولتاژ باعث تغییر ناحیه ی کاری ترانزیستور ها و افزایش ولتاژ آفست و زمان مقایسه و زمان تأخیر و مصرف انرژی را نیز به همراه دارند.
مقایسه کننده ی دینامیک استرانق آرم
لچ استرانق آرم در سال 1993 توسط آقای کوباشی طراحی شده است ، که این لچ بیشتر در مبدل آنالوگ به دیجیتال ها ، سنس امپلی فایر ها ، مقایسه کننده ها و لچ ها با حساسیت بالا مورد استفاده قرار می گیرد
این مقایسه کننده به دلیل امپدانس ورودی باﻻ ، خروجی نوسانی متقارن قطار به قطار ، عدم مصرف انرژی استاتیک و نشأت ولتاژ آفست ورودی از جفت ترانزیستور دیفرانسیل ورودی قابل توجه است
شکل.1 شماتیک مقایسه کننده ی استرانق آرم
در حالت شروع کار مقایسه کننده - حالت ریست - ، وقتی که CLK=0V می باشد ، ترانزیستور Mtail خاموش می شود وترانزیستور های Ms1 و Ms2 روشن می شوند ، که این امر باعث می شود که گره های خروجی OUTp و OUTn به مقدار VDD شارژ شوند . در حالت مقایسه وقتی که CLK=VDD می باشد ، ترانزیستور های Ms1 و Ms2 خاموش می شوند ، و ترانزیستور Mtail روشن می شود. در این لحظه ولتاژ گره های OUTp و OUTn هنوز VDD می باشد ، که بر اساس اختلاف ولتاژ INp و INn حالت مقایسه انجام می شود ، به عنوان مثال اگر INp>INn باشد ، در این حالت جریان Ip>In می شود ، که این امر باعث دشارژ سریع گره OUTn نسبت به گره OUTp می شود.
وقتی ولتاژ گره OUTn به مقدار VDD-Vthp برسد ، هنوز گره OUTp دشارژ نشده است ، که این امر باعث می شود که ترانزیستور M4 خاموش شود و ترانزیستور M6 روشن شود ، که این امر به نوبه ی خود باعث شارژ گره OUTp به مقدار VDD می شود. و در نهایت با شارژ گره OUTp به مقدار VDD ، با استفاده از خاصیت فیدبک مثبت لچ ، ترانزیستور M5 خاموش می شود و ترانزیستور M3 روشن می شود ، که باعث تخلیه ی کامل گره OUTn به مقدار صفر می شود. حالت بر عکس وقتی اتفاق می افتد که INp<INn باشد.
