بخشی از مقاله
چکیده:
با پی شرفت تکنولوژی ،مدارهای 1CMOS به دلیل ویژگی های خاص خود، که در این مقاله به آنها خواهیم پرداخت، در اکثر مدارهای 2VLSI به کار می روند. امروزه، نیاز شدید به کاهش ابعاد تجهیزات الکترونیکی، همچنین نیاز به کاهش توان مصرفی جهت استفاده مداوم تجهیزات و کاهش مصرف انرژی، حس میشود. با توجه به معادلات توان های دینامیکی و استاتیکی به راحتی این نکته قابل برداشت است که ولتاژ منبع تغذیه نقش بسزایی را در ایجاد هر دو دسته توان ایفا می کند. ذکر این نکته نیز حایز اهمیت است که کاهش ولتاژ منبع تغذیه باعث افزایش تاخیر و عملکرد ضعیف مدار می شود. لذا هدف، ارایه ی روشهای مختلف برای کاهش توان اتلافی و همزمان با آن بهینه نگه داشتن عملکرد مدار می باشد.
در این مقاله، عملکرد مدار بیو آمپلی فایر توان پایین مورد تحلیل و آنالیز قرار می گیرد و سپس کارآیی آن در توان م صرفی پایین افزایش خواهد یافت. شبیه سازی مدار استفاده شده در این ارایه را با تکنولوژی 90 نانومتر، توسط نرم افزار Hspice به انجام رسانده ایم. در شبیه سازی انجام شده در این مقاله با کاهش ولتاژمنبع تغذیه از 0.5 به 0.32 ولت مقدار توان از 61 به 59 نانووات کاهش پیدا کرده است. افزون بر این، توانستیم عملکرد مدار را نیز بالا برده و بهره را از dB 23.8 به dB33 افزایش دهیم و علاوه بر کاهش توان مصرفی مدار، بهره ی این بیو آمپلی فایر را در حدود %39 افزایش دهیم.
کلمات کلیدی: مدارهای توان پایین، CMOS، VLSI، مدار بیو آمپلی فایر
-1 مقدمه
سرعت و پیچیدگی فزاینده طراحیهای امروزه، افزایش قابل توجهی در م صرف توان چیپهای VLSI ایجاد میکند. برای پرداختن به این چالش، محققان تکنیکهای طراحی بسیار متفاوتی ارائه کردهاند تا توان را کاهش دهند. پیچیدگی آی سیهای امروزی، با بیش از 100 میلیون ترانزیستور، با سنجش زمان بیش از 1 گیگاهرتز، به معنی این است که بهینه سازی دستی توان بطور ناامید کنندهای کند و با احتمال زیاد وقوع خطا میباشد. در سالهای اخیر با پیشرفت تکنولوژی و کوچک شدن ابعاد وسایل الکترونیکی و گسترش مخابرات سیار در جهان، طراحان مدارهای مجتمع بیشتر از قبل به دنبال راههائی جهت کاهش توان مصرفی و افزایش سرعت عملکرد مدارها بوده و در این زمینه نیز موفقیتهای بسیاری را کسب نموده اند. در نسل های گذشته در مدارهای مجتمع مصرف توان اولویت دوم محسوب می شد.
اما در تکنولوژی های نوین ودر حد نانو به دلیل افزایش تعداد ترانزی ستورها، سرعت بالای عملیات و جریان های ن شتی ما سفت، توان یک مسئله ی مهم تلقی می شود.در تکنولوژی های گذشته فقط اتلاف توان دینامیکی که در زمان اکتیو بودن مدار اتفاق می افتاد مهم بود واتلاف توان نشتی در زمان خاموش بودن بسیار بسیار کوچک بود، اما امروزه به دلیل افزایش چشمگیر توان نشتی ، در زمان Run - فعال - بودن ترانزیستور ، افزودن بر توان دینامیکی باید به توان ن شتی نیز دقت نمود. بنابراین کاهش توان ا ستاتیک یک امر ب سیار مهم می با شد که این توان حا صل از پارامترهای ا ستاتیکی مثل l ، Vth و ... میبا شد و در کل پارامترهایی که برای کنترل توان باید ملاحظه شوند شامل منبع تغذیه، خازن فیزیکی، فعالیت سوئیچینگ و ولتاژ آستانه می باشد.
توان نشتی شامل جریان های نشتی دیودی، نشتی زیرآستانه و نشتی اکسید گیت می باشد که جریان نشتی دیودی خود، شامل دو جریان -3 I1 جریان ن شتی بایاس معکوس پیوند - p- n و - I2 4 جریان تونل باند به باند - می با شد. وجود میدان الکتریکی قوی در محل پیوند P-N باعث بوجود آمدن جریان I2 می شود که در این جریان، الکترونها از بدنه به سمت گیت حرکت میکنند و به دلیل افت ولتاژ در آنجا سد الکتریکی کمتر شده و الکترونها از باند والانس به باند هدایت رفته و جریان به وجود خواهد آمد. با پیشرفت تکنولوژی، در مورد تکنولوژی DSM5 رفته رفته سایز کاهش مییابد و ولتاژ تغدیه نیز کمتر می شود. بنابراین برای نگه دا شتن میدان الکتریکی تجمع دوپینگ باید افزایش یابد که این حرکت باعث به وجود آمدن جریان نشتی I2 میشود.
محدودهی این جریان nA 0.1 تا nA0.5 میباشد. مقدار جریان وابسته به سطح پیوند بوده و با افزایش سطح پیوند، IS و بالطبع ID افزایش خواهد یافت و به همین دلیل است وقتی سایز کاهش یابد این جریان نیز کاهش می یابد و از طرفی با کاهش ابعاد، تعداد ترانزی ستورهایی که در یک چیپ جامی شوند افزایش مییابد لذا جریان ن شتی زیاد می شود. این مقدار توان شاید به ظاهر کم با شد اما مثلاً در شبکههای سنسوری و یا کارکرد با باطری این مقدار اتلاف توان به هیچ وجه قابل چشمپوشی نیست. اما با این حال این جریان ازمابقی جریانهای نشتی کمتر است.مکانیزها و پارامترهای تاثیر گذار روی مقدار جریان نشتی زیر آستانه که نتیجتا پارامترهای تاثیرگذار بر روی توان تلفاتی میباشند،شامل مواردی از قبیل : اثر DIBL6، اثربدنه7، اثر باریک و پهن بودن کانال8، اثر طول کانال و رول آف 9 ، اثر درجه حرارت10 میباشد که در ادامه توضیح مختصری درباره هرکدام خواهیم داد.
با اعمال ولتاژ بالا به درین و ساخته شدن کانال کوچک، پدیده DIBL بوجود می آید، این کانال کوچک باعث میشود Vth Vthکمتری برای تشکیل کانال لازم شود، یعنی باعث کاهش Vthو نتیجتاً همان طور که گفتیم کاهش Vth باعث کاهش جریان نشتی زیرآستانه خواهد شد. بنابراین طول کانال کوتاه و اعمال ولتاژ بالا به درین دو دلیل برای ایجاد DIBL هستند.در حالت معمول بدنه به سورس متصل می شود، حال اگر یک ولتاژ منفیتری نسبت به سورس، به بدنه متصل شود یک پیوند بایاس معکوس بین بدنه و سورس پدید میآید و ناحیهی تخلیه بدنه در اطراف سورس بیشتر میشود که این پدیده را اثر بدنه می نامند که این امر منجر به افزایش ولتاژ آ ستانه می شود چرا که باید بتواند کانال را ایجاد کند.
بنابراین در Nmos با اعمال ولتاژ منفیتر به بدنه، ولتاژ Vth افزایش میابد که به طور نرمال چون میخواهیم باعث کاهش نشتی جریان شویم باید Vth افزایش یابد و بالعکس اگر یک ولتاژ مثبتتر ن سبت به سورس به بدنه اعمال کنیم ناحیهی تخلیه اطراف سورس، باریکتر می شود و بنابراین Vth کمتری نیاز ا ست و اگر بخواهیم عملکرد مدار را بالا ببریم و به نشتی جریان اهمیتی ندهیم این مورد پیشنهاد میگردد.در شکل.1 که Vth بر ح سب پهنای گیت ا ست میبینیم که افزایش پهنای گیت هیچ تأثیری روی Vth ندارد. یعنی Vth م ستقل از پهنای گیت است، اما وقتی که پهنای آن کوچکتر از lum شود، در اینصورت با کوچکتر شدن پهنای باند، Vth هم کمتر میشود و باعث افزایش جریان ن شتی زیر آ ستانه میگردد، که این امر اثرکانال باریک می با شد.
همان طور که در مورد بایاس بدنه هم گفتیم، م شخص است که با منفیتر کردن بایاس بدنه Vth افزایش یافته است.طول کانال و Vth Roll-off بر روی جریان نشتی بدین صورت اثرگذار هستند، فرض کنید برای جذب بیشتر الکترونها از سورس به درین ولتاژ تغذیه را علاوه بر اعمال به گیت به درین نیز اعمال کنیم. در ابتدا طول کانال L بوده و بعد از اینکه به درین ولتاژ اعمال شود باعث ایجاد ناحیه تخلیه میشود و بعد از مدت کوتاهی حجم موثر کانال کاهش مییابد و بنابراین ولتاژ کمتری نیاز است که لایهی معکوس در کانال ایجاد شود و وقتی طول کاهش مییابد، Vth کم می شود. بنابراین این پدیده وقتی که طول کانال کوچک می شود، رخ میدهد و لذا جریان نشتی زیر آستانه افزایش مییابد.ولتاژ آ ستانه یک واب ستگی ب سیار قوی به درجه حرارت دارد و جریان درین به ولتاژ گیت ب ستگی دارد و شیبی در کانال وجود دارد که این شیب با تأثیر درجه حرارت ب سیار تغییر میکند ،این شیب را شیب زیر آ ستانه مینامند و با St ن شان میدهند که رابطهاش به شکل زیر است:
-1-1 مقایسه توان نشتی و توان فعال در شکل.2 توان نشتی و فعال با هم مقایسه شدهاند که میبینیم در تکنولوژی بزرگتر، توان فعال سهم بیشتری را برای خود اختصاصداده اما در ابعاد کوچکتر، سهم توان ن شتی بی شتر ر شد کرده ا ست، بنابراین نتیجه میگیریم که با توجه به پی شرفت هر روز تکنولوژی، توان نشتی جزئی بزرگ از اتلاف توان کلی را به خود اختصاص خواهد داد، لذا باید به فکر چاره برای کاهش آن بود.در سالهای قبل، در زمان فعال بودن دستگاه فقط اتلاف توان دینامیکی را داشتیم و اتلاف توان استاتیکی فقط در حالی که دستگاه، خاموش بود، آن هم به مقدار کم وجود داشت، اما امروزه حتی در حال فعال بودن دستگاه، اتلاف توان استاتیکی با سهم بسیار بالا از توان کل را داریم بنابراین در حال حاضر، کاهش توان نشتی مهمترین مبحث در زمینه به حداقل رساندن توان مصرفی می باشد.
