دانلود مقاله ترجمه شده RAM با متن انگلیسی

بخشی از مقاله

دانلود مقاله ترجمه شده RAM با متن انگلیسی

حافظه اصلي يا مستقيم(RAM)چيست؟
حافظه اصلي يا RAM نوعي ذخيره يامخزن در كامپيوتر است كه ظرفيت ورود هر دستور وفرماني را دارد. اين ويژگي در مقابل دستگاههاي حافظه دائمي مانند نوار مغناطيسي ،ديسكها و______قرار دارد كه حركت مكانيكي دستگاه اطلاعاتي را با دستوراتي ثابت وارد كامپيوتر مي كند معمولاً RAM مي تواند هم خواندني وهم نوشتني باشد در برابر ROM كه فقط خواندني است.
فهرست محتويات
1- نظريه

2- انواع رايج RAM
3- انواع غير رايج RAM
4- ذخيره سازي RAM

5- حافظه فقط نوشتني
6- مراجع
نظريه (ديدگاه)
كامپيوتر ها از RAM براي نگهداري كد برنامه واطلاعات در طول اجراي يك فرمان استفاده مي كنند در كامپيوتر هاي الكترونيكي ابتدايي، RAM از لامپهاي خلأ وبعد از كابلهاي مغناطيسي ساخته شد.اصلاح "كابل يا هسته ،هنوز توسط بعضي ازبرنامه نوسان براي توصيف RAM در قلب يا مركز كامپيوتر بكار مي رود.
بعضي از انواع RAM فرار هستند به اين معني كه بر خلاف بعضي ديگر از اشكال مخزن كامپيتر مانند مخزن ديسك ونوار،آنها اطلاعاتشان را وقتي كامپيوتر خاموش مي شود از دست مي دهند در طول تاريخ محاسبه ،براي RAM از يك تكنولوژي استفاده استفاده مي شده است ومعمولا براي ذخيره سازي حجم وايجاد حافظه بالا از تكنولوژي هاي منطقي ارزانتر وسنگين تر استفاده مي شد.
بعضي از كامپيوتر هاي قديمي از رشته سيم هاي جيوه استفاده مي كردند كه يك سري پالس

هاي صوتي به يك لوله پر شده از جيوه مي فرستادند.وقتي پالس به آخر لوله رسيد،مدارات نشان مي دهد كه پالس سيستم باينري 0و1 را به نمايش مي گذارد واسيلاتور (ارتعاش سنج) در سيم ضربان را تكرار مي كند .كامپيوتر هاي اوليه ديگر RAM را در درامهاي مغناطيسي سرعت بالا ذخيره مي كرد.
در طرحهاي بعدي از رديفهايي از الكترومغناطيسي هاي كوچك فريت استفاده شد كه با عنوان 

RAM پيشرفته معمولاً يك بيت اطلاعات (داده )را هم بعنوان يك بار الكتريكي در خازن،عنوان RAM متحرك،وهم در حالت فليپ فلاپ مانند RAM ساكن ،ذخيره مي كند.
اقسام رايج RAM
. S RAM يا RAM ايستا(غير فرار)
. D RAM يا AM Rمتحرك
روش شماره گذاري سريع D RAM
EDO RAM يا داده هاي مبسوط وتوسعه يافته خارجي D RAM
SD RAM DDR يا سرعت دو برابر داده هاي يكنواخت D RAM
RAMLOUS D RAM ,RD RAM
اقسام غير شايع RAM
. حافظه تسهيم شده RAM
VIDEIO RAM يك حافظه تقسيم شد با يك مدار دستيابي تصادفي ويك مدار دائمي.
ذخيره سازي RAM
RAM نيمه هادي مانند مدارات كامل شده توليد مي شود ( ICS) . RAM2ز ها اغلب در زمان وصل كردن مدلها به برق ،كدهاي اسمبلي را به زبان ماشين ترجمه مي كنند. بعضي از انواع مدولهاي استاندارد عبارتند از :
0 مجموعه حافظه افزوني منفرد (SIMM)
0 مجموعه حافظه وواحدي (درون برنامه اي )(DIMM)
حافظه فقط نوشتني
در سال 1972 از مهندسان در مؤسسه SIGETIC يك صفحه داده را براي حافظه فقط نوشتني طراحي كردند.اين نوع از RAM نه خروجي داشت ونه امكان خواندن.عنوان كامل آن FULLY ENCODED(كاملاً رمز گذاري شده)،N*9046،حافظه فقط نوشتني تصادفي وبا شماره 25120 بود.
مقدمه

سه سال قبل ،حرف گفتني در باره سيستم RAM وجود نداشت .تقريباً تمام PC ها با روش شماره گذاري سريع (D RAM(FPM بوجود آمدند كه با سرعتي بين SN 80 وns100 اجرا مي شوند. با افزايش تدريجي سرعت مادربرد وcpu توانايي fpm d RAM براي تحويل داده ها در يك وضعيت درست افزايش يافت.امروزه طرحهاي متعددي از حافظه وجود دارد.با توجه به گراني وقيمت بالاي كامپيوتر هاd RAM براي حافظه اصلي بكار مي رود.در آغاز،اين طرحها غير يكنواخت وتك مجموعه اي بودند زيرا سرعت پرداز شگرها نسبتاً آهسته بود.اخيراً سطوح يكنواختي با اشكال پيشرفتهعقد شده مانند
SYNCLINK يا طرحDRD RAM از RAMLOUS وintel خواهد شد.
عملكرد D RAM
يك حافظه D RAM مي تواند بعنوان ليستي از خانه ها يا سلولها در نظر گرفته شود.اين سلولها،در بردارنده خازنها هستند ويك تعداد داده را بر اساس شكل فوق شامل مي شوند. اين فهرست بوسيله كدهاي ستوني ورديفي كه رمز گذاري مي شود كه در برگشت علامتهايي را از دستگاه زمان سنج PAS و CAS دريافت مي كند. به منظور كم كردن مقدار ذخيره سازي، آدرس ستونها ورديفها به ستونها ورديفهاي بافر تقسيم مي شوند.براي مثال اگر يازده رشته آدرس وجود داشته باشد 11 بافر آدرس ستوني ورديفي وجود خواهد داشت ترانزيستورهايي كه تقويت كننده حسي ناميده مي شوند به هر ستوني متصل مي شوند و عمل عمليات خواندن و دوباره قطعه يا تراشه را انجام مي دهند.
از آنجا سلولها خازنهايي هستند ه براي عمل خواندن تخليه مي شوند تقويت كننده حسي بايد داده ها را قبل از پايان سيكل دستيابي برگرداند.
خازنهاي استفاده شده در سلول داده ها ،گرايش وتمايل به از بين بردن بار الكتريكي شان دارند، وبنابراين بازديد متناوب سيكل لازم است وگرنه داده ها از بين خواهد رفت. يك كنترل كننده زمان بين تجديد بازيافت سيكل وشمارشگر را تعيين مي كند،كه داده هاي تمام كامل ودرست ومنظم باشد.البته،اين معناست كه بعضي از سيكل ها براي دوباره پركردن يك صفحه استفاده مي شوند و روي اجراي عمليات مؤثرند.
دستيابي به حافظه ويژه (مخصوص)به اين صورت مي پذيرد.اول اينكه ،بيتهاي رديفي جايگزين اعداد نشاني مي شوند.بعد از يك مدت زمان سيگنال PAS\ تنزل مي كند،كه اين تقويت كننده را فعال مي كند وباعث مي شود كه نشاني رديفي در نشاني رديفي در نشاني رديفي بافر قفل شود وقتيكه سيگنالRAS\ ثابت ومحكم شد.سر انتخاب شده به تقويت كننده حسي منتقل مي شود. بعد آدرس ستوني بيتها محكم مي شود،وسپس وقتيكه CAS\ افت كرد همچنين زمانيكه خروجي بافر روشن مي شود آدرس ستوني به ضربه گير نشاني ستوني قفل مي شود . وقتي CAS\ ثابت شد، تقويت كننده وحسي انتخاب شده داده هايش را بافر خروجي وارد مي كند.

عمليات غير يكنواخت
يك سطح مشترك غير يكنواخت سطحي است كه در كمترين زمان تعيين مي كند كه نياز به تأمين واجراي عمليات تكميلي است هر يك از عمليات داخلي يك تراشه D RAM غير يكنواخت زمان كمي را به خود تخصيص مي دهد. بطور يكه اگر يك سيكل زماني پيش از حداقل (كمترين) زمان بوجود آيد سيكل ديگر بايد قبل از عمليات بعدي شروع شود.
اين كاملاً واضح است كه تمام اين عمليات احتياج به مقدار زمان زيادي دارد. بيشترين توجه و حداقل زمان وهم حذف بعضي از عمليات براي دستيابي به اشكال معين بوده است.

عريض كردن مدار I/O قطعات الكتريكي I/O اضافي لازم دارد، كه در برگشت مقدار ذخيره سازي بيشتري بايد براي آن در نظر گرفت .چنين قطعات اضافي مستلزم مقدار تراشه بيشتر بزرگتري است.هر دوي اين جريانات با هدف استفاده از D RAM در اولين مكان هزينه زيادي دارد.مانع ديگر اين است كه خروجي هاي چندگانه موجب حركت اضافي قطعات مي شود ،واين باعث حلقوي شدن مدارات وجريانهاي الكتريكي ميدان مي شود،اين مورد در قسمت سنگين تر نتيجه مي دهد زيرا داده ها تا وقتي كه سيگنال ثابت باشد قابل خواندن نيست.اين مشكلات عرض I/O را به 4 بيت در بعضي زمانها محدوده كرد وهمين باعث شد كه طراحان D RAM در جستجوي راههاي

ديگري براي بلا بردن كارايي وبهينه سازي عمليات باشند.
دستيابي به روش شماره گذاري صفحه
با اجراي روشهاي دستيابي مخصوص طراحان قادر بودند كه بعضي عمليات داخلي دستيابي به اشكال معين را حذف كنند.اولين كار قابل توجه دستيابي به روش شماره گذاري نام داشت.
با استفاده از اين روش سيگنال RASI فعال نگهداشته شود بطوريكه يك شماره گذاري كامل داده ها در تقويت كننده حسي حفظ مي شود آدرس ستونها جديد با سنجش زمان فقط بوسيله چرخش CAS\ مي تواند تكرار شود.اين ،دستيابي به خواندن مستقيم را سريعتر فراهم مي كند،تاجائيكه نشاني سطرتنظيم مي شود وزمان نگهداشته شده حذف مي شود.
در حاليكه بعضي از درخواستها براي اين نوع دستيابي تا حد زيادي سودمند است ،انواع ديگري وجود دارد كه ابدا مفيد نيستند. روش شماره گذاري ابتدايي بهبود پيداكرد وسرعت جايگزين شد بطوريكه شما احتمالاً هرگز هيچ حافظه اي را به اين شكل نخواهيد ديد.حتي اگر ببينيد ،با توجه به منافع روشهاي دستيابي بعدي، هم باشد ارزشي نخواهد داشت.
روش شماره گذاري سريع
روش سريع شماره گذاري سريع ،بوسيله حذف تنظيم نشاني ستون در طول چرخه شماره گذاري روش شماره گذاري ابتدايي را بهبود بخشيد.اين عمل توسط فعال كردن بافرهاي نشاني ستون در شكست لبه RASI انجام شد. از آنجا كهRASI در چرخه شماره گذاري كامل در پايين وبه محض اينكه نشاني ستون معتبر ودرست باشد بيش از اينكه منتظر افتادن CASI باشد.براي تنظيم اجازه مي دهد.
روش شماره گذاري سريع در بسياري موارد براي D RAM ها مورد استفاده قرار مي گرفت وهنوز در بسياري از سيستم ها استفاده مي شود استفاده از حافظه FPM مصرف نيرو را كاهش داده،زيرا در طول دستيابي به روش شماره گذاري اساساَ احتياجي به حواس وجريان برگشتي نيست. اگر چه FPM يك ابداع واختراع مهم بود،هنوز وموانع زيادي وجود دارد مهمترين مسئله اين است كه وقتي CASI بالا مي رود با فرهاي خروجي خاموش مي شوند.كمترين زمان سيكل (چرخه)5NS

قبل از خاموش شدن بافر خروجي است ،كه در اصل در پايان oms به زمان سيكل اضافه مي كند.
امروزه،حافظه fpm آخرين حافظه DRAM در دسترس ومطلوب است.شما فقط زماني بايد از اين حافظه استفاده كنيد كه سيستم شما آزاد وبدون مانع باشد ويا هيچكدام از انواع حافظه بعدي را تاييد نكند.(مانند سيستم 486).زمانبندي ويژه عبارتست از :3-3-3-6 (اولين تاخيره 3 ساعت ،دستيابي به شماره گذاري در 3 ساعت)به خاطر تقاضاي محدود كم،FPM اكنون گرانتر از حافظه

هاي سريعتري است كه دسترس مي باشد.
عمليات يكنواخت
زماني مشخص شد كه سرعت خطوط ارتباطي احتياج به حركتي سريعتر از MHZ66 دارد،و طراحانDRAM تصميم داشتند كه راهي براي غلبه بر جريانات وحركات پنهاني كه هنوز هم وجود دارند،پيدا كنند،با تكميل يك سطح مشترك يكنواخت آنها قادر بودندن كار را انجام دهند واز نتايج وفوايد بسيار زياد آن بهره ببريند.پرداز شگري با يك سطح مشترك غير يكنواخت، بايد منتظر تكميل شدن عمليات داخلي DRAM باشد ،كه حدود 60NS صرف مي كند. با كنترل يكنواخت،DRAM اطلاعات را از پردازشگر تحت كنترل زمان سنج سيستم ثبت مي كند.اين اطلاعات ثبت شده،نشاني ها ،داده ها وسيگنالهاي كنترل را ذخيره مي كند،وبه پردازشگر اجازه مي دهد تا وظايف ديگر را انجام دهد. بعد از تعدادي سيكل زماني معين داده ها در دسترس قرار مي گيرند و پردازشگر مي تواند آنها را ازرديفهاي خروجي بخواند.
استفاده ديگر يك سطح يكنواخت اين است كه زمان سنج سيستم فقط لبه اي را تنظيم مي كند (زمانبندي مي كند)كه نياز به ارائه به DRAM دارد.ايم مورد احتياج گسترش زمانبندي چند برابر باس مدار الكتريكي را بر طرف مي كند به علاوه وروديهاي كمتر وآسانتر مي شوند تا آنجا كه سيگنالهاي كنترل ، نشاني ها وارده ها مي تواند بدون نصب كنترل كننده پردازشگر ثبت شوند وتنظيمات حفظ شود.
همچنين عمليات خروجي نيز منافع مشاهبهي دارند.
روش شماره گذري زياد(هايپرپيچ)EDO
مهمترين پيشرفت وبهبود براي DRAM هاي غير يكنواخت ماشي از روش هايپرپيچ يا داده هاي گسترده است.اين نوآوري ديگر فقط براي خاموش كردن بافرهاي خروجي روي لبه /CAS نبود .در اصل اين ابداع بار الكتريكي زياد ستوني را حذف مي كند ضمن اينكه داده ها ثبت مي شوند.اين در كمترين زمان به /CAS اجازه مي دهد كه كاهش يابد وكناره بالايي مي تواند زودتر ايجاد شود .
علاوه بر اين براي پيشرفت واصلاح 40% يا بيشتر در زمينه دستيابي به تنظيمات است ،EDO از مقدار يكساني سيليكول ومقدار ذخيره سازي يكسال استفاده مي كتد.EDO نشان داده است كه به خوبي وبا سرعت 83MHZ باس حافظه با جريمه كمي يا هيچ جريمه اي كار مي كند. اگر تراشه ها به اندازه كافي سرعت داشته باشند .(NS55 يا سريعتر )،EDO اين است كه تمام ريز پردازنده هاي مادربردهاي فعلي آنرا بدون سازگاري با مشكلات تاييد مي كند،وبرخلاف بيشتر حافظه هاي يكنواخت اكنون مورد استفاده قرار مي گيرد.

حتي با وجود تمام نتايجي كه توضيح داده شد،EDO طولاني تر از مسير اصلي در نظر گرفته شده نيست. بيشتر سازندگان آنرا توليد نمي كنند يا اينكه توليد آن محدود شده است.اين موضوع مربوط به زماني قبل از اينكه قيمتها بالا برود مي شود .واندازه مشابه مدول SDRAM استفاده كنيد مگر اينكه احتياج به سرعت باش بيش از MHZ83 داشته باشيد.با زمانبندي معين 5-2-2-2,EDO در 66MHZ تقريباً بهبود قابل توجهي در SDRAM روي EDO وجود ندارد،وسرعت 83MJZ هنوز ناچيز وجزئي است.اگر احتياج به عمليات باسي با سرعت 100MHZ داشته باشيد. EDO در انجام عمليات به مراتب كندتر از SDRAM فعلي خواهد بود، حتي اگر به خاطر نياز شما در خواهيد يافت كه قيمت SDRAM تا حد زيادي مساوي يا حتي كمتر از EDO است.
EDO متوالي (BEDO)
ايده خوب ايجاد ادوي پياپي قبل از اينكه بوجود آيد از بين رفت منسوخ شد.افزايش روش پياپي همراه با ساختار دوبل ودوگانه حافظه ،زمانبدني 1-1-1-4 را با سرعت 66 مگاهرتز ارائه كرده

است.كه از بسياري SDRAM ها انتظار مي رود. روش متوالي يك روش پيشرفته در شماره گذاري است كه قبل از اولين خروجي نشاني ،سه خروجي بعدي از رول بوجود مي آيند ،در نتيجه با حذف زمان ورود يك نشاني ستون جديد مورد نياز است .متأسفانه،شركت INTEL تصميم گرفت كه EDO مدت زيادي باقي نماند،SDRAM در تشكيل وساختار براي آنها مقدم بود بطوريكه آنها BEDO را در ريز پردازنده ها يشان تاييد وحمايت كردند.در حقيقت ،طراحان سيستم حافظه طرحهاي بسيار .زيادي در دهه گذشته با توجه به اهميت زمان وپول در توسعه SDRAM ارائه كرده بود.وبا ايجاد طرح BEDO زياد خوشحال نشدند.
استثنائاً براي تقويت سرعت 100 مگاهرتزي وسريعتر باس ،BEDO احتملاً حافظه اي مداومتر وسريعتر از SDRAM داشته است.در اصل ،به نظر مي رسد كه BEDO به دلايل سياسي واقتصادي وقتي تكيه كاهش را از دست داده است.

JEDEC SDRAM

تمام DRAM هايي كه سطح مشتكر يكنواخت دارند بطوركلي بعنوان SDRAM شاخه شده اند.اين شامل (ENHARED DRAM )ESDRAM ,(RAMLOUS DRAM )RDARAM ,(CACHE DRAM)CDRAMوانواع ديگري با وجود اين نوعي كه SDRAM ناميده مي شود ،JEDEC DRAM يكنواخت و استاندارد است.
JEDEC DRAM نه تنها سطح يكنواختي دارد كه توسط زمان سنج سيستم كنترل مي شود بلكه شامل يك ساختار بانك دوگانه (دولا)وروش پياپي است.(1-بيت2-بيت4بيتو8بيت وتمام صفحه)يك ثبت كننده روش كه در هنگام روشن شدن مي تواند تنظيم شود وبا تغيير در طول عمليات روش پياپي، نوع خطا ،زمان خطا و تاخير CAS را كنترل مي كند.
پنهاني وپوشيدگي CAS يكي از كارهاي متعدد وابسته به زمانبندي براي SDRAM است. اين مقياس زماني است كه براي ذخيره در نشاني رديف لازم است وبانك (مجموعه )را فعال مي كند.وقتيكه چرخه خواندن يك خطا آغاز مي شود،نشانيها تنظيم مي شوند در نتيجه فعال كردن

تقويت كننده حسي در بانك وrasi وcsi در سيكل زماني بعدي پايين نگه داشته باشند بعد از اينكه casi وcsi پايين نگه داشته شدندبايد يك دوره زماني مساوي براي (rasi to casi \ )trcd بگذرد.بعد از

مدت زماني كه از tcac(زمان دستيابي به ستون)گذشته است.اولين بين داده ها در رديف خروجي است ودرچرخه بعدي مي تواند بازيابي شود.قانون اصلي اين است كه در زمان تاخير casi سرعت زمان سنج بايد برابر يا بيشتر از tcac باشد.(clxtclk >=tcac اين به اين معناست كه زمان دستيابي به ستون عامل محدود كننده اي براي تاخير cas مي باشد.
در آغاز sdRAM بعنوان پاسخي براي تمام مشكلات توليد شد،اگر چه سرعت معملوم شد كه منافع كمي دارد واز نظر سازگاري وتطابق مشكلات زيادي داشت اولين نمونه هاي sdram فقط دور رديف زمان سنج داشت اما بزودي تعيين شد كه اين دو رديف كافي نبود.بعد دو نمونه متفاوت ساخته شد(2 ساعت 4 ساعت)وشما لازم است كه بدانيد مادربرد شما به كدام يك نيازمنداست اگر چه زمانبنديها از نظر عملي تصور مي شد كه به اين صورت باشد.1-1-1-5،در 66 مگاهرتز اساساً به خاطر اينكه ريزپردازنده ها (تراشه ها)با سرعت وهماهنگي دستيابي بين نمونه ها مشكل داشتند بسياري از sdram هاي اصلي بايد فقط در زمانبديها 2-2-2-6 وبه صورت دوتايي حركت كنند.تراشه i430tx وتراشه هاي بعدي اين مشكل را اصلاح كرد وتراشه sdd به استاندارد افزوده شد كه بطوريكه تراشه ها مي توانستند زمانبدي را از روي اين نمونه بخوانند متاسفانه بعضي اوقات spdeeprom شامل بسياري از نمونه هاي نمي شد ويا بوسيله مادربردها خوانده نمي شد.
تراشه هاي sdram بطور رسمي بيشتر از نانوثانيه(NS)به مگاهرتز(MHZ) ارزيابي مي شوند.بطوريكه اين وجه اشتراك بين سرعت خروجي وسرعت تراشه وجود دارد اين سرعت بوسيله تقسيم يك ثانيه (يك ميليون نانوثانيه )با سرعت خروجي تراشه تعيين مي شود.براي مثال يك تراشه 15NS ,SDRAM 67MHZ ارزيابي مي شودتوجه داشته باشيد كه اين درجه بندي نانوثانيه بازمانبندي يكسال مانند تراشه غير يكنواخت DRAM اندازه گيري نمي شود به خاطر بسپاريد كه،همه DRAM ها به روش خيلي مشابه با يكديگر عمل مي كنند وبا مخفي كردن عمليات داخلي از راههاي

متعدد منافع زيادي مي توان كسب كرد.
نمونه هاي اصلي SDRAM هم از تراشه هاي 83MHZ وهم تراشه هاي 100mhz (10NS) استفاد

ه مي كنند، اگر چه اين تراشه فقط براي عمليات باس 66MHZ تعيين شدند.در نتيجه بعضي از تاخيرها در بسياري موارد با رسيدگي وتوجه به سيگنالهاي يكنواخت متعدد، تراشه هاي 100MHZ يك نمونه توليد خواهد كرد كه با سرعت حدود 83MHZ عمل مي كند. اين نمونه SDRAM ها اكنون PC66 ناميده مي شوند، كه آنها را از نمونه هاي ديگر با مشخصات PC100 شركت INTEL تشخيص مي دهند.
PC100SDRAM
وقتي شركت INTEL تصميم گرفت سيستم باس سيستم را 100 مگاهرتز كند،آنها دريافتند كه بيشتر نمونه هاي SDRAM در دسترس در آن زمان احتمالاً بيشتر 83 مگاهرتز عمل نمي كنند.براي فراهم كردن نياز ها وسفارشات بازار ،اينتل ويژگي PC100 را بعنوان يك راهنما براي سازندگان ،بمنظور ساختن نمونه هاي از I440BXكه در آيده بطور صحيح عمل خواهند توليد كرد.
همراه با ويژگي PC100،شركت اينتل تعدادي راهنما براي تعيين طول وعرض نشانه وفضا وتعداد لايه هاي PCB مشخصات برنامه نويسي EEPROM وغيره را طراحي كرد.
هنوز اشتباهات كمي راجع به نمونه PC100 وجود دارد.متأسفانه امروزه نمونه هايي زيادي به عنوان PC100 فروخته مي شود كه بطور مطمئن با سرعت 100 مگاهرتز عمل نمي كنند.در حاليكه درجه بندي سرعت مدار يا تراشه اغلب براي تعيين عملكرد كلي تراشه بكار مي رود،زمانبنديهاي ديگر خيلي مهم هستند.(RAS PICELAEGE TIME),TRP زمان بارالكتريكي شديد وپنهاني CAS در تعيين سرعت باس براي كسب زمانبندي 1-1-1-4 يك نقش را ايفا مي كنند. PC100 SDRAM با سرعت 100 مگاهرتز يا بيشتر باس سيستم ،عملكرد سيستم SOCKET V را سيستم هاي پنتيوم II ترقي نخواهد كرد،زيرا مخزن L2 با يك دوم1/2 سرعت پردازشگر حركت مي كنند البته بجز مخزن تراشه هاي سلرون.
DDR SDRAM
يكي از محدوديتهاي JEDEC SDRAM اين است كه،سرعت فرضي طرح 125 مگاهرتز است،اگر چه پيشرفتهاي فني ممكن است سرعت عمل را تا 133 مگاهرتز بالا ببرداين مشخص است كه سرعت باس به منظور حفظ پهناي باند حافظه براي پردازشگرهاي آينده احتياج به افزايش خواهد داشت.براي ايجاد استاندارد هاي جديد تلاشهاي زيادي صورت مي گيرد كه اميدوار كننده است.
اگر چه بيشتر آنها احتياج به اتصلات مخصوص ، عرض كوچكتر باس (مسير)،وبا توجه به طرحهاي ديگر دارد.ميزان دو برابر داده هاي SDRAM در مدت كوتاه به نظر مي رسد خيلي خوشايند باشد. اساساً اين طرح فعال شدن عمليات خروجي در تراشه را براي هم بالا رفتن وهم پايين آمدن كناره زمان سنج تصويب مي كند.(اجزاه مي دهد.)در حال حاضر تنها حادثه اي كه بوجود مي آيد بالا رفتن سيگنالهاي كناره است،بطوريكه طرح DDR SDRAM مي تواد سرعت عمليات را در آخر بطور مؤثر تا 200 مگاهرتز بالا ببرد.
هم اكنون يك تراشه SOCKEK 7 (سوكوت) وجود دارد كه DDR SDRAM را تقويت كرده است، واگر سازندگا تصميم بگيرند كه اين حافظه را توليد كنند يقيناً جايگزين در اين صنعت،اولين مسئله در بازار تقويت درآمد ومنافع است تا بهترين تكنولوژي
SDRAMپيشرفته (ESDRAM )
به منظور غلبه بر بعضي از مشكلات اصلي ركورد كه با نمونه هاي استاندارد حافظه DRAM همراه

است، بسياري از توليدكنندگان با ايجاد يك مدار ساخته شده روي مخزن، مقدار كمي SRAM در تراشه گنجانده اند.يك چنين طراحي سودمند وقابل توجهي از ESDRAM در مؤسسه بين المللي را مترون توليد شده است. وتاخير،وعمليات پياپي زياد تا 200MHZ در نظر گرفته مي شود .درست مانند حافظه پنهان هدف از يك DRAM پنهان حفظ متناوب داده هاي استفاده شده در مخزن SRAM براي كم كردن دسترسي بهDRAM سنگينتر است.يكي از نتايج sram روي تراشه (قطعه) اين است كه بطور مؤثر با افزايش پهناي باند وهمچنين افزايش سرعت DRAM حتي وقتيكه در حافظه خطا وجود دارد،مي توان از يك باس عريضتر بين SRAMو DRAM استفاده كرد.
همراه DDR SDRAM يك تراشه 7سكوت با پايه اي براي ESDRAM وجود دارد. عامل تصميم گيرنده كه تعيين مي كند. كداميك از اين راه حل ها موفقيت آميز است ارزش نمونه ها را مشخص خواهد كرد.برآوردهايي فعلي از ارزش ESDRAM در چهارمين بار نشان مي دهد كه با وجود مصرف كنندگان زيادDRAM توليد آن تمام نخوهد شد.
اساس قرار داد DRAM
تمام مباحث قبلي راجع به DRAM نشاني،داده ها وخطوط كنترل مجرايي دارد كه سرعت را در دستگاههايي كه در تكنولوژي رايج مي تواند بكار رود محدود مي كند. بمنظور غلبه بر اين محدوديت طرحهايي متعدد تمام اين سيگنالها را در مسير يكسال مي كند دو طرح مبني بر قرار داد كه در حال حاضر بيشتر به آنها توجه مي شود عبارتند از SYENCHINK DRAM (با علامت تجاري
(SRDRAM ) DICECT RAMLOUS DRAM,(SLDRAM مجوز داده شده توسط شركت RAINLOUS
DRDRAM
شركت اينتل دارائيش را در حافظه اختصاصي طراحي شده توسط شركت RAMLOUS قرار داده است.در ظاهر به نظر مي رسد كه اين راه حل براي حافظه سيستم راه حل خوبي براي عمليات سريع باشد.در واقع سرعت اين طرح به خاطر عرض كمتر باس فقط دو برابر سريعتر ازعملكرد SDRAM فعلي است.
عليرغم اظهارات شركت RAUNLOUS,INTEL اعمال بالقوه مهمي وجود دارد كه لازم است با اين تكنولوژي نشانه گذاري شوند سرعتهاي بالاتر براي جلوگيري از مشكلات با EMI احتياج به سيمهاي كوتاه وحفاظ بيشتر دارند.علاوه بر اين زمان ركورد وتاخير بيشتر از SDRAM هاي سريع موجود است از آنجا كه حتي با وجود تقاضاهاي زياد وامروزه،پهناي كامل باند مسير حافظه با افزايش پهناي باند(فركانسها) ضمن صرفنظر از تأثيرات ركورد وتاخير هيچگونه اصلاحات واقعي در اجراي عمليات انجام نخواهد شد. علاوه بر اين ،پردازشگرهايي با سرعت باس 800MHZ يقيناً احتياج به پهناي باند (فركانس )دو برابر حافظه جاري دارد.
در حاليكه اين اثرات به قدر كافي مهم هستند. بزرگترين اشكال اين است كه اين صنعت (تكنولوژي ) اختصاصي است.توليد كنندگان با اميد واجراي راه حل تكميل واجراي راه حل بوسيله DRDRAM لازم است كه حق امتيازي به شركت RAMLOUS بپردازند،وهمچنين نظارت واقعي روي تكنولوژي نخواهند داشت.اين چشم انداز جذابي براي سازندگان حافظه كه نمي خواهند تبديل به كارخانه ذوب فلزات وقطعات شوند نيست.
SLDRAM
بسياري از سازندگان حافظه ،از SLDRAM بعنوان راه حلي براي اعمال سيستم در طولاني مدت حمايت مي كنند.در حاليكه SLDRAM بر اساس قرار دادي طراحي شده، RDRAM است، ويك الگوي آزاد صنعتي است كه احتياج به پرداخت هيچ حق امتيازي ندارد وتنها بايد براي هزينه ها ي پيش پا افتاده وساده اجازه بگيرديكي ديگر از نتايج طرح SLDRAM اين است كه احتياجي به طراحي مجدد تراشه هاي RAM ندارد.

به خاطر استفاده از بسته ها براي نشاني ،داده ها وسيگنالهاي كنترل ، SLDRAM مي تواند باس سريعتري از الگوي SLDRAM مي تواند عمل كند-با سرعت 200 مگاهرتز هم اكنون مانند DDR SLDRAM سيگنال خروجي با سرعت دو برابر زمان سنج SLDRAM عمل مي كند.اين حافظه سرعت عمليات خروجي را 400MHZ زياد مي كند،ادعاي برخي مهندسان در آينده اي نزديك اين سرعت مي تواند به 800مگاهرتز برسد.
در مقايسه اي با DRDRAM به نظر مي رسد كه به خاطر سرعت كمتر زمان سنج ،زمانبندي وتاخير كمتر وهزينه كمتر وهمچنين به خاطر حق امتياز آزاد طرح واجراي عمليات روي طرحهاي باس

رايج راه حل بهتري است.
مسلم است كه حتي پهناي باند SLDRAM بيشتر از DRDRAM است حدود 3/2GB/S VS. 1/6GB/S
اگر چه در ابتدا شركت اينتل فقط از DRDRAM در ريزنراشه هاي بعدي حمايت كرد،با رقابت سازندگان تراشه،سازندگان حافظه ودر آن كمبود مصرف كنندگان ممكن است آنها مجبور به تاييد وتقويت SLDRAM شوند.اگر بازار بتواند حمايت شركت اينتل را با موفقيت جلب كند، ممكن است ما وضعيتي را ببينيم كه در آن بهترين تكنولوژي بر بازار غلبه مي كند.

Ram Guide
What is random access memory (RAM)?

Random access memory
(Redirected from RAM)
Random access memory or RAM is a type of computer storage whose contents can be accessed in any order. This is in contrast to sequential memory devices such as magnetic tapes, discs and drums, in which the mechanical movement of the storage medium forces the computer to access data in a fixed order. It is usually implied that RAM can be both written to and read from, in contrast to read-only memory or ROM.
Overview
Computers use RAM to hold the program code and data during execution. In the first electronic computers, RAM was built from vacuum tubes, and later magnetic cores. The term "core" is still used by some programmers to describe the RAM at the heart of a computer.
Many types of RAM are volatile, which means that unlike some other forms of computer storage such as disk storage and tape storage, they lose their data when the computer is powered down.
Throughout the history of computing, a variety of technologies have been used for RAM, and usually more than one in the same computer, with high-memories constructed out of the same technology as the logic, and slower, cheaper technologies used for bulk storage.
Some early computers used mercury delay lines, in which a series of acoustic pulses were sent along a tube filled with mercury. When the pulse reached the end of the tube, the circuitry detected whether the pulse represented a binary 1 or 0 and caused the oscillator at the beginning of the line to repeat the pulse. Other early computers stored RAM on high-speed "magnetic drums".
Later designs used arrays of small ferrite electromagnets, known as core memory.
Modern RAM generally stores a bit of data as either a charge in a capacitor, as in dynamic RAM, or the state of a flip-flop, as in static RAM.
Common types of RAM
• SRAM or Static RAM
• DRAM or Dynamic RAM
• Fast Page Mode DRAM
• EDO RAM or Extended Data Out DRAM

• SDRAM or Synchronous DRAM

• DDR SDRAM or Double Data Rate Synchronous DRAM
• RDRAM or Rambus DRAM
Not so common types of RAM
• Dual-ported RAM
• Video RAM, a dual-port memory with one random access port and one sequential access port.
RAM packaging
Semiconductor RAM is produced as integrated circuits (ICs). RAM ICs are often assembled into plug-in modules. Some standard module types are:
• single-in-line memory module (SIMM)
• dual-in-line memory module (DIMM)
Write-Only Memory
In 1972 some engineers at the Signetics Corporation published a spoof data sheet for a write-only memory. This was a type of RAM with no read facility and therefore no outputs. The full title was Fully Encoded, 9046×N, Random Access Write-Only Memory and the part number was 25120.
Introduction
Three years ago, there wasn't much to say about sytem RAM. Almost all PCs came with fast page mode (FPM) DRAM, which ran at speeds between 100ns and 80ns. However, escalating CPU and motherboard bus speeds outstripped the ability of FPM DRAM to deliver data in a timely manner. Nowadays there are a lot of different memory designs.
Due to cost considerations, all but the very high-end (and very expensive) computers have utilized DRAM for main memory. Originally, these were asynchronous, single-bank designs because the processors were relatively slow. Most recently, synchronous interfaces have been produced with many advanced features. Though these high-performance DRAMs have been available for only a few years, it is apparent that they will soon be replaced by at least one of the protocol-based designs, such as SyncLink or the DRDRAM design from Rambus, Inc. and Intel.

Basic DRAM Operation
A DRAM memory array can be thought of as a table of cells. These cells are comprised of capacitors, and contain one or more 'bits' of data, depending upon the chip configuration. This table is addressed via row and column decoders, which in turn raddress buffers. For example, if there are 11 address lines, there will be 11 row and 11 column address buffers. Access transistors called 'sense amps' are connected to the each column and provide the read and restore operations of the chip. Since the cells are capacitors that discharge for each read operation, the sense amp must restore the data before the end of the access cycle.
The capacitors used for data cells tend to bleed off their charge, and therefore require a periodic refresh cycle or data will be lost. A refresh controller determines the time

between refresh cycles, and a refresh counter ensures that the entire array (all rows) are refreshed. Of course, this means that some cycles are used for refresh operations, and has some impact on performance.
A typical memory access would occur as follows. First, the row address bits are placed onto the address pins. After a period of time the RAS\ signal falls, which activates the sense amps and causes the row address to be latched into the row address buffer. When the RAS\ signal stabilizes, the selected row is transferred onto the sense amps. Next, the column address bits are set up, and then latched into the column address buffer when CAS\ falls, at which time the output buffer is also turned on. When CAS\ stabilizes, the selected sense amp feeds its data onto the output buffer
Asynchronous Operation
An asynchronous interface is one where a minimum period of time is determined to be necessary to ensure an operation is complete. Each of the internal operations of an asynchronous DRAM chip are assigned minimum time values, so that if a clock cycle occurs any time prior to that minimum time another cycle must occur before the next operation is allowed to begin.
It should be fairly obvious that all of these operations require a significant amount of time and creates a major performance concern. The primary focus of DRAM manufacturers has been to either increase the number of bits per access, pipeline the various operations to minimize the time required or eliminate some of the operations for certain types of accesses.

Wider I/O ports would seem to be the simplest and cheapest method of improving performance. Unfortunately, a wider I/O port means additional I/O pins, which in turn means a larger package size. Likewise, the additional segmentation of the array (more I/O lines = more segments) means a larger chip size. Both of these issues mean a greater cost, somewhat defeating the purpose of using DRAM in the first place. An

other drawback is that the multiple outputs draw additional current, which creates ringing in the ground circuit. This actually results in a slower part, because the data cannot be read until the signal stabilizes. These problems limited the I/O width to 4 bits for quite some time, causing DRAM designers to look for other ways to optimize performance.

Page Mode Access

By implementing special access modes, designers were able to eliminate some of the internal operations for certain types of access. The first significant implementation was called Page Mode access.
Using this method, the RAS\ signal is held active so that an entire 'page' of data is held on the sense amps. New column addresses can then be repeatedly clocked in only by cycling CAS\. This provides much faster random access reads, since the row address setup and hold times are eliminated.
While some applications benefit greatly from this type of access, there are others that do not benefit at all. The original Page Mode was improved upon and replaced very quickly so you will likely never see any memory of this type. Even if you do, it wouldn't be worth even getting it for free, considering the advantages of later access modes.

Fast Page Mode
Fast Page mode improved upon the original page mode by eliminating the column address setup time during the page cycle. This was accomplished by activating the column address buffers on the falling edge of RAS\ (rather than CAS\). Since RAS\ remains low for the entire page cycle, this acts as a transparent latch when CAS\ is high, and allows address setup to occur as soon as the column address is valid, rather than waiting for CAS\ to fall.
Fast Page mode became the most widely used access method for DRAMs, and is still used on many systems. The benefit of FPM memory is reduced power consumption, mainly because sense and restore current is not necessary during page mode access. Though FPM was a major innovation, there are still some drawbacks. The most significant is that the output buffers turn off when CAS\ goes high. The minimum cycle time is 5ns before the output buffers turn off, which essentially adds at least 5ns to the cycle time.

Today, FPM memory is the least desirable of all available DRAM memory. You should only consider using this if it is either free, or your system does not support any of the later memory types (such as a 486 based system). Typical timings are 6-3-3-3 (initial latency of 3 clocks, with a 3-clock page access). Due to the limited demand, FPM is actually more expensive now than most of the faster memories now available.

Synchronous Operation
Once it became apparent that bus speeds would need to run faster than 66MHz, DRAM designers needed to find a way to overcome the significant latency issues that still existed. By implementing a synchronous interface, they were able to do this and gain some additional advantages as well.  complete its internal operations, which typically takes about 60ns. With synchronous control, the DRAM latches information from the processor under control of the system clock. These latches store the addresses, data and control signals, which allows the processor to handle other tasks. After a specific number of clock cycles the data becomes available and the processor can read it from the output lines.
Another advantage of a synchronous interface is that the system clock is the only

timing edge that needs to be provided to the DRAM. This eliminates the need for multiple timing strobes to be propagated. The inputs are simplified as well, since the control signals, addresses and data can all be latched in without the processor

monitoring setup and hold timings. Similar benefits are realized for output operations as well.

HyperPage Mode (EDO)
The last major improvement to asynchronous DRAMs came with the Hyperpage mode, or Extended DataOut. This innovation was simply to no longer turn off the output buffers upon the rising edge of /CAS. In essence, this eliminates the column precharge time while latching the data out. This allows the minimum time for /CAS to be low to be reduced, and the rising edge can come earlier.
In addition to a 40% or greater improvement in access times, EDO uses the same amount of silicon and the same package size. EDO has been shown to work well with memory bus speeds up to 83MHz with little or no performance penalty. If the chips are sufficiently fast (55ns or faster), EDO can be used even with a 100MHz memory bus. One of the best reasons to use EDO is that all of the current motherboard chipsets support it with no compatibility problems, unlike much of the synchronous memory now being used.

Even with all the stated advantages, EDO is no longer considered mainstream. Most manufacturers no longer produce it, or have limited production. It is only a matter of time before the prices begin to rise, and the equivalent size SDRAM module will be less expensive.
If you already own EDO memory, there is no real reason to jump to