بخشی از مقاله
خلاصه:
در این مقاله با استفاده از الگوریتم ژنتیک یک سوییچ آنالوگ طوری بهینه سازی شده که دارای کمترین خطا و کمترین درصد THD باشد. محاسبات مورد نیاز توسط الگوریتم ژنتیک در نرمافزار MATLAB و انجام شدهاند و سپس مدار توسط HSPICE در تکنولوژی 0.18ʽm CMOS شبیه سازی شده و در نهایت نتایج بهینه سازی ارائه شده اند..
- 1 مقدمه
الگوریتم ژنتیک نوعی از الگوریتمهای تکامل است که از تکنیکهای زیستشناسی تکاملی - Evolution - مانند وراثت و جهش برای بهینه سازی استفاده میکند. الگوریتم ژنتیک یا - GA - یک تکنیک برنامهنویسی است که از تکامل ژنتیکی به عنوان یک الگوی حل مسئله استفاده میکند. مسئلهای که باید حل شود ورودی است و جوابها طبق یک الگو کد گذاری میشوند و با تابع برازش - fitness - ارزیابی میشوند، که اکثر این جوابها به صورت تصادفی انتخاب میشوند.
ویژگی الگوریتم ژنتیک نسبت به روشهای کلاسیک ریاضی این است که بر خلاف روشهای کلاسیک که بسته به نقطهی شروع، ممکن است یک نقطهی بهینهی محلی - Local Optima - را به عنوان نقطه-ی بهینه سراسری - Global Optima - در نظر بگیرند، الگوریتم ژنتیک شانس بیشتری برای پیدا کردن نقطهی بهینهی سراسری دارد به گونهای که حتی اگر از نقطهی نا مناسبی شروع به ماکزیمم کردن تابع کند به دلیل انتخاب تصادفی نقاط در میان راه، شانس خود را در یافتن این نقطه افزایش میدهد.مزیت دیگر این الگوریتم این است که روشهای ریاضی بهینهسازی اغلب منجر به یک فرمول یا دستورالعمل خاص برای حل هر مسئله میشوند. در حالی که روشهای هوشمند دستورالعملهایی هستند که به صورت کلی میتوانند در حل هر مسئله ای به کار گرفته شوند.
امروزه در مدارات مبدل داده آنالوگ به دیجیتال - یا A/D یا Analog - to Digital Converter به طور وسیعی از سوییچهای نمونه برداری استفاده میشود. بنابراین عملکرد دینامیک یک A/D تا حد زیادی توسط عملکرد سوییچهای به کار رفته در ساختار آن محدود میشود بنابراین نیاز به یک طراحی بهینه برای سوییچهای نمونه برداری وجود دارد. در این مقاله با استفاده از الگوریتم بهینه سازی ژنتیک به یک طراحی بهینه برای سوییچهای نمونه برداری دست مییابیم.
- 2 سوییچ نمونه برداری آنالوگ
ساده ترین نوع سوییچ متشکل از یک ترانزیستور MOSFET به همراه یک خازن بار است که در شکل - 1 - نشان داده شده است. در این شکل Vin سیگنال ورودی پیوسته می باشد و Vout سیگنال خروجی گسسته است. ترانزیستور NMOS توسط Vclk کنترل می شود و باعث می شود ترانزیستور در نواحی غیر خطی به عنوان سوییچ نمونه بردار عمل کند. وقتی ترانزیستور روشن است خازن خروجی به اندازه سیگنال ورودی شارژ می شود؛ این فاز اصطلاحاً track phase نام دارد. با خاموش شدن ترانزیستور میزان ولتاژ خروجی توسط این خازن تا فاز بعدی نگهداری می شود
شکل : - 1 - ساده ترین نوع سوییچ نمونه برداری
نمودار عملکرد ایدهآل مربوط به این سوییچ در شکل - 2 - نشان داده شده است.
شکل : - 2 - نحوه عملکرد سوییچ ایدهآل
طراحی سوییچ نمونه بردار همواره دارای محدودیت هایی بوده از جمله محدودیت منبع تغذیه و پهنای باند. فرض کنید Vclk کمتر یا مساوی Vdd باشد، در این صورت حداکثر ولتاژ ورودی باید برابر Vdd-Vt باشد و این به معنی محدود شدن ولتاژ ورودی نسبت به ولتاژ تغذیه و آستانه ی ترانزیستور است. در غیر این صورت ترانزیستور در فاز track وارد ناحیه قطع می شود. نتیجه ی این عمل را در شکل - 3 - ملاحظه می کنید.
شکل : - 3 - محدودیت عملکرد یک سوییچ نمونه برداری معمولی
در شکل - 3 - ، نمودار پیوسته همان سیگنال ورودی است و نمودار نقطه چین نمونه های گسسته هستند. همانطور که مشخص است زمانی که سیگنال ورودی به بیش از Vdd-Vt برسد عملیات track به درستی انجام نمیشود. برای رفع این مشکل لازم است از روشن بودن ترانزیستور نمونه برداری - سوییچ اصلی - در فاز track مطمئن شد. لذا مداری طراحی می شود که در فاز hold خازن ذخیره سازی به نام C1 را به اندازه Vdd شارژ کرده و در فاز track با قرار دادن ولتاژ دو سر این خازن بین سورس و گیت ترانزیستور نمونه برداری موجبات روشن ماندن آن را به وجود میآورد. مدار مذکور در شکل - 4 - ارائه شده است.
در مدار شکل - 4 - ، در فاز hold مسیری از Vdd به زمین ایجاد می شود که ترانزیستور های M3 و M4 و خازن C1 در این مسیر وجود دارند و باعث می شود که خازن C1 تا ولتاژ تغذیه Vdd شارژ شود. واضح است که طراحی باید به گونه ای باشد که خازن در فاز hold که نصف زمان دوره تناوب clk است به طور کامل شارژ شود. این مسیر را
در شکل - 5 - مشاهده می شود.
استخراج کننده پارامترهای مربوط به مدل
شکل : - 5 - مسیر شارژ از Vdd تا زمین در فاز hold برای خازن C1
با توجه به توضیحات فوق رابطهی - 1 - را خواهیم داشت:
در رابطهی - 1 - ، عبارت سمت راست مدت زمان شارژ کامل خازن که تقریباً 4 برابر ثابت زمانی مدار در نظر گرفته شده است و رابطهی سمت چپ نصف یک دوره تناوب است. از این رابطه و همچنین رابطه ی تخلیه خازن می توان به عنوان توابع برازش در الگوریتم ژنتیک استفاده کرد.
- 3 الگوریتم پیشنهادی
به کمک نرم افزار MATLAB ابزاری طراحی گردیده تا محاسبات ژنتیکی لازم و شبیه سازی های HSPICE با هم ادغام شوند. این ابزار کاملاً مستقل از تکنولوژی بوده و تکنولوژی مورد نظر توسط طراح به عنوان ورودی وارد پروسه می شود. همچنین خواسته ها و محدودیت های مورد نظر نیز به عنوان ورودی مطرح شده و طراحی به صورت کاملاً خودکار انجام می شود. خلاصهای از روند انجام پروسه در شکل - 6 - مشاهده میشود..
شکل : - 6 - پروسهی طراحی اتوماتیک
- 4 نتایج شبیه سازی
پس از اجرای الگوریتم مذکور نتایج بدست آمده برای مدار ارائه شده در جدول - 1 - ارائه گردیده است.
جدول : - 1 - نتایج الگوریتم
نمودار سیگنال ورودی- خروجی در شکل - 6 - نشان داده شده است. نمودار پیوسته نشان دهنده سیگنال ورودی و نمودار نقطه چین نشان دهنده نمونه های خروجی است. همانگونه که مشاهده میشود مدار بهینه سازی شده دارای عملکرد بسیار مناسبی در هر دو فاز track و hold میباشد.
