بخشی از مقاله
چکیده
در این مقاله یک ساختار جدید از پمپ بار با توان مصرفی پایین ارائه شده است. در مدار پمپ بار پیشنهادی از تکنیک آیینه جریان استفاده شده است که این موضوع منتهی به تطبیق بهتر جریان Up و Down در ساختار پمپ بار ولتاژ پایین گردیده است. پمپ بار پیشنهادی در تکنولوژی TSMC 0.18um در نرم افزار ADS شبیه سازی و طراحی شده و نتایج شبیه سازی نشان میدهد که این پمپ بار در فرکانس 100 MHz، توان مصرفی 0/531 nW دارد. همچنین دارای توانایی کنترل خط تاخیری با گستره ولتاژ کنترلی از26/18 mV تا 1/429V میباشد.
-1 مقدمه
یکی از مهمترین ساختارهایی که از آن به عنوان سنتزکنندههای فرکانسی استفاده میشود، سنتز کننده فرکانسی بر اساس حلقه قفل شده تاخیر میباشد .[1] چالشهایی که امروزه در طراحی سنتزکنندههای فرکانسی وجود دارد میتوان در عدم توانایی در تولید مضارب کسری از فرکانس ورودی 2] و[3، افزایش گستره فرکانس کاری، رفع مشکل ناشی از قفل هارمونیکی، بررسی و اثرات جیتر و نویز فاز 4]و [5 و توان مصرفی در حلقههای قفل شده تاخیر خلاصه نمود
از آنجایی که حلقه قفل تاخیر یک سیستم کنترلی مرتبه اول است، از پایداری بیشتری نسبت به نسل قبل از خود یعنی حلقه قفل شده فاز - PLL - برخوردار بوده و طراحی آن نیز ساده تر میباشد.[7] علاوه بر این PLL نویز فاز و جیتر زیادتری نسبت به DLL دارد.
همچنین از شاخص های مهم دیگر در طراحی حلقههای قفل شده تاخیر میتوان به کم نمودن جیتر و نویز فاز، کم کردن سطح مقطع اشغالی و توان مصرفی اشاره کرد .[9] همانند شکل 1 حلقه قفل تاخیر شامل چهار بلوک آشکارساز فاز، پمپ بار، فیلتر حلقه و خط تاخیر میباشد.
شکل1 بلوک دیاگرام حلقه قفل تاخیر
از میان این بلوک ها پمپ بار یکی از بلوک های اصلی در مدار تاخیر در قفل حلقه به شمار میآید که برای کنترل اجرای حلقه قفل تاخیر استفاده میشود. اجرای یک مدار پمپ بار، به وسیله مصرف توان پایین، تطبیق جریان خوب و سرعت سوئیچ سریع، تعیین میشود. در حقیقت تطبیق جریان همانند منابع جریان غالب - dominant Source - غیر خطی در یک سیستم DLL شناخته شده است .[10] در DLL، کلاک مرجع - Input_CLK - در میان خط تاخیر - VCDL - توسعه مییابد. سیگنال خروجی خط تاخیر در انتهای آن با ورودی مرجع مقایسه میشود. این عمل از طریق آشکارساز فاز صورت میگیرد و سیگنالهای Up و Down متناظر را تولید میکند. سپس این سیگنالها بر طبق آن فیلتر پایین گذر به یک ولتاژ شارژ میشود. در این صورت حلقه بسته با تغییر زمان تاخیر ، خط تاخیر آن را به صورت اتوماتیک اصلاح میکند.
این مقاله به صورت زیر سازمان دهی شده است. بخش اول به بیان طرح پیشنهادی پرداخته است. تحلیل و چگونگی عملکرد این پمپ بار برای تطبیق دقیقتر جریان در بخش دوم مورد بررسی قرارگرفته و در نهایت در بخش سوم نتایج و مقایسه عملکرد این مدار پمپ بار پیشنهادی با طرحهای گذشته بیان شده است.
-2مدارپمپ بار با توان مصرفی پایین پیشنهادی
یک پمپ بار به عنوان یک جمع کننده یا منبع جریان برای مدت زمان محدود عمل میکند. آنچه که در شکل - - 2 نشان داده شده مثالی است که در آن کلیدهای S1 و S2 به ترتیب توسط ورودیهای Up و Down کنترل میشوند. که این پالس با عرض 7 بر روی Up باعث میشود که S1 به مدت7 ثانیه روشن باشد و I1 خازن C1 را شارژ نماید. در نتیجه ولتاژ خروجی Vout به اندازه بالا رفته و به صورت کاملا مشابه Down باعث کم شده ولتاژ خروجی Vout میشود. به طور نامی I1 = I2= Ip همزمان اعمال شوند جریان I1 توسط کلید های S1 و S2 به سمت Vout حاصل نخواهد شد.
شکل 2 پمپ بار به عنوان یک جمع کننده یا منبع جریان
بلوک دیاگرام یک پمپ بار ساده مدار DLL در شکل 3 نشان داده شده است. همان طور که در شکل 3 مشاهده میشود یک پمپ بار، برای شارژ و دشارژ فیلتر حلقه در DLL ها با توجه به خروجیهای آشکارساز فاز PD استفاده میشود و در حقیقت ولتاژ کنترل سلولهای تاخیر را کنترل مینماید. بنابراین خطای فاز ایجاد شده در مدار آشکارساز فاز تبدیل به یک ولتاژ خطای کنترلی میشود تا تاخیر خط تاخیر را تنظیم کند. به هر حال یکی از موضوعات اساسی در طراحی مدار پمپ بار، عدم تطبیق جریان است که بیانگر اختلاف بین کل شارژ انتقال یافته به فیلتر حلقه در طول حالتهای گذرای شارژ و دشارژ است.
شکل 3 بلوک دیاگرام یک پمپ بار ساده مدار حلقه قفل تاخیر در نگاه اول به ساختار پمپ بار پیشنهادی که در شکل 4 نشان داده شده، یک تقویت کننده تفاضلی در مرکز آن مشاهده میشود که خروجی های این تقویت کننده تفاضلی تاثیر خود را بر میزان جریان منابع جریان آیینه ای که در امتداد آنها وجود دارد اعمال میکند. ترانزیستور های M3 و M4 از نوع PMOS میباشند که با یک منبع ولتاژ 0.8V بایاس میشوند. تقویت کننده تفاضلی که در مرکز مدار تنظیم جریان لحاظ شده، منابع جریان آیینه ای را با توجه به سیگنالهای Up و Down ورودی، فعال میکند. همچنین این جریان، تاثیر خود را بر روی جریان تولید شده توسط منابع جریان آیینه ای متشکل از ترانزیستور های M9 ، M10 و M11 میگذارد.
این جریان ها، وارد دو منبع جریان آیینه ای دیگر در دو طرف مدار میشوند که جریان دقیقی را برای پایه درین ترانزیستور های PMOS6 و PMOS1 تولید میکند. جریان خروجی از پایه درین ترانزیستور PMOS1 توسط آیینه جریانی که در انتهای آن قرار دارد باعث ایجاد جریان ID13 میشود. با تمام این توضیحات، با توجه به اصل بیان شده در رابطه با جریان های ورودی و خروجی به فیلتر حلقه، توسط سوئیچ های متناظر، این جریانها باید با یکدیگر برابر باشد که این امر به خوبی با تحلیل DC انجام شده در نرم افزار مربوطه قابل رویت است و به عبارت دیگر جریان خروجی ازترانزیستور PMOS6 برابر با جریان ترانزیستور NMOS13 میباشد. لذا در این حالت پمپ بار با سرعت کاملا برابر، عمل شارژ و دشارژ خازن گره خروجی را انجام میدهد.
