بخشی از مقاله
چکیده -
در این مقاله، یک سلول حافظه استاتیک با قابلیت دستیابی تصادفی - SRAM - متشکل از 10 ترانزیستور به صورت تفاضلی و بر پایه ترانزیستورهای با آستانه پویا - DTMOS - مناسب برای کار درتغذیه زیرِ آستانه پیشنهاد میشود. این سلول نسبت به سلول استاندارد -6ترانزیستوری دارای دو معکوسکننده اضافی است. دراین سلولِ پیشنهادی، جریان خواندن بیشت،رحاشیه نویزِ استاتیک - SNM - بیشتر، و زمان نوشتن نسبت به سایر سلولهای با تغذیه زیر آستانه کمتر استهمچنین. پایداریِ سلول پیشنهادی نسبت به تغییرات پروسه بررسی میشود. در این سلول که بر اساس ترانزیستورهای با آستانه پویا عمل میکند، محدوده توزیعحاشیه نویزِ استاتیک در انواع گوشههای پروسه بسیار باریک است.
-1 مقدمه
در سالهای اخیرکوچک شدن ابعادِ ترانزیستورها اجازه مجتمع سازی فشردهتر را فراهم کرده است و کاهشِ ولتاژ تغذیه با پیشرفت تکنولوژی باعثِ کاهش توان مصرفی میشود. با ظهور میکروپروسسورها و سیستمهای روی تراشه، طراحی سلولهای حافظه استاتیک با دستیابی تصادفی - SRAM - با مصرف توان پایین مورد توجه قرار گرفته است. یکی از مؤثرترین روشها برای دستیابی به این هدف، طراحی سلولهای SRAM مناسب برای کار در رژیم زیرآستانه - sub-threshold - است.
کاهش ولتاژ تغذیه و رساندن آن به ولتاژ زیرآستانه ترانزیستورها، مصرف توان دینامیک را به صورت درجه دو و مصرف توان نشتی را به صورت خطی کاهش میدهد.[2] اگر از سلول SRAM شش-ترانزیستوریِاستاندارد در رژیمِ با تغذیه زیرآستانه استفاده شود، عملکرد آن از لحاظ خواندن و نوشتن دچار مشکل میشود. یکی از دلایل این امر، کاهش حاشیه نویز استاتیک در هنگام خواندن - Read SNM - است.
کاهش این حاشیه نویز ریشه در افزایش ولتاژ در گره داخلی که ʽ0ʼ منطقی را در خود نگه داشته است، دارد.[3]دلیل دیگر کاهش حاشیه نویزِ خواندن این است که در تغذیه زیرآستانه، کل جریان نشتی از سلولهای دیگر در یک مسیر مشترک با دیتای اصلی که بر روی سلول SRAM در حال کار قرار دارد غیر قابل تشخیص میشود.[4] ساختارهای مختلفی به عنوان سلول SRAM مناسب برای کاربردهای زیرآستانه پیشنهاد شده است.[5-2] در این میان، استفاده از سلول حافظه بر پایه ترانزیستورهای با ولتاژ آستانه پویا - DTMOS - در سال-های اخیر مورد توجه زیادی قرار گرفته است.
در سال 2008، Roy و همکارانش سلولی شش-ترانزیستوری برای رژیم زیرآستانه طراحی کردند که ترانزیستورِ PMOS به کار رفته در آن از نوع آستانه پویا بود - PDT SRAM - و نشان دادند که با این کار میتوان تحمل مدار را در مقابل تغییرات پروسه افزایش داد .[9] در این مقاله، یک سلول SRAM ده-ترانزیستوری با ترانزیستورهای با آستانه پویا پیشنهاد و مشخصات آن با SRAM ششترانزیستوریِ- استاندارد و نیز SRAM ششترانزیستوریِ- PDT مورد مقایسه قرار میگیرد.
در بخش 2 خصوصیات لازم برای کار در رژیم زیرآستانه را مرور خواهیم کرد. در بخش 3 رایشِآ سلول SRAM ده-ترانزیستوری با آستانه پویا که به صورت تمام تفاضلی است معرفی و بررسی میشود. سپس در بخش 4 مشخصات سلول پیشنهادی از نظر پایداری، زمان لازم برای نوشتن، تحمل سلول در برابر تغییراتِ پروسه و قابلیت رفتن به تکنولوژیهای با ابعاد کوچکتر با سلولهای استاندارد و PDT مقایسه میشود. و در پایان نیز در بخش 5 خلاصه و نتیجهگیری را خواهیم داشت.
-2 مروری برخصوصیاتِ سلولهای SRAM مناسب برای کار در ناحیه زیر آستانه
پایداریِسلولِ SRAMعموماً به کمک حاشیه نویز استاتیک - SNM - بیان میشود. SNM به صورت بیشترین مقدار نویز ولتاژ DC که میتواند توسط SRAM تحمل شود بدون آنکه اطلاعات بیت ذخیره شده در آن تغییر یابد، تعریف میشود.
با کاهش ولتاژ تغذیه - Vdd - گین معکوسکنندهها و در نتیجه SNM کاهش مییابدو پایداریِ سلول را دچار مشکل میکند. در سالهای گذشته برای بهبود مشخصات معکوسکننده در تغذیه-های پایین، استفاده از ترانزیستورهای PMOS با ولتاژ آستانه پویا - PDT - پیشنهاد شده است
این سلول از فیدبک مثبت در بخش PMOS معکوسکنندههای خود برای تغییر میزان حد ولتاژ لازم استفاده میکند. برای معکوس شدن بسته به جهت تغییر وضعیت،استفاده از چنین ساختاری باعثِ نزدیکشدنِ مشخصه معکوسکنندهها به حالت ایدهآل میشود. سلول PDT برای ایمنی نسبت به نویز از ساختار تفاضلی استفاده میکند.
شکل :1 سلول SRAM شش-ترانزیستوری .[9] pDT
همانگونه که میدانیم در سلول ششترانزیستوریِ- معمولی، در زمان خواندن مثلاً برای QR=ʽ1ʼ و QL=ʽ0ʼ ولتاژ QL در اثر تقسیم ولتاژِ BL بین ترانزیستور دستیابی XL و ترانزیستور NL افزایش مییابد. اگر این ولتاژ از حد لازم برای معکوس شدن PR-NR بیشتر شود میتواند مقادیر را معکوس و عمل خواندن به درستی انجام نشده و محتوای سلول نیز تغییر یابد. برای اجتناب از ایجاد این مشکل در هنگام خواندن باید به گونهای حد ولتاژ لازم برای تغییر وضعیت PR-NR را بالا برد.
درسلولِ PDT همانگونه که در شکل 1 دیده می شود زمانی که QR=ʽ1ʼ و QL=ʽ0ʼ است ترانزیستور PR آستانه کمتر و NR آستانه بالاتری دارد. این تفاوت در آستانهها باعث افزایش حد لازم برای تغییر وضعیت معکوس کننده حاوی ʽ1ʼ میشود و مقدار ʽ1ʼ در درون سلول محافظت میگردد و دچار اختلال نمیشود. زمانی که QR=ʽ0ʼ و QL=ʽ1ʼ باشد، نیز شرایط معکوس میشود و وجود PMOSها با آستانه پویا از منطق ʽ0ʼ محافظت میکنند.
-3 طراحی یک سلول SRAM ده-ترانزیستوری با آستانه پویا برای کار در نواحی زیر آستانه
شکل 2 سلول SRAM با ده ترانزیستور که از تکنیک آستانه پویا با تنظیم بایاس بدنه در آن استفاده شده است را نشان میدهد. استفاده از بایاس بدنه در این مدار، می تواند مشخصه انتقال ولتاژ - VTC - ، حاشیه امنیت نویز و میزان خطا در تغییرات فرآیند را بهبود بخشد.
شکل :2 ساختار سلول SRAM پیشنهادی در این مقاله با ده ترانزیستور
در شکل 2 دیده میشود که این سلول مشابه سلول PDT، از مدار دیفرانسیلی برای ایجاد حاشیه امنیت نویزِ بهتر استفاده می-کند. اگر چه افزودن دو گیت معکوسکننده به ساختار باعث افزایش توان و مساحت سلول میشود اما در مقابل مشخصههای مهمی مانند سرعت - به دلیل افزایش جریان راهاندازی - و حاشیه نویز استاتیک - SNM - و نیز میزان خطا در تغییراتِفرآیندِ ساخت بهبود مییابند. از سوی دیگربه دلیل تواناییِعملکردِ درست در رژیم زیر آستانه، افزایش مصرف توان در سلول نگران کننده نیست چون فاصله زیادی با محدوده مصرف توان در حالت
معمول یعنی تغذیههای بالاتر از ولتاژ آستانه وجود دارد.
-4 نتایج شبیهسازی
برای ارزیابی عملکرد ساختار پیشنهاد شده از شبیهساز HSPICE و کتابخانه تکنولوژی CMOS با استاندارد 90 nm و 32 استفاده شده است و عملکرد آن با سلول SRAMمعمولیِ شش-ترانزیستوری و سلول PDT مورد مقایسه قرار گرفته است. برای تمامیِ SRAMها، عرض ترانزیستورها یعنی WPU WPD, WX به ترتیب 160 nm , 120 nm و 240 nm در نظر گرفته شده است.
-1-4 پایداریِ خواندن همانگونه که در بخشهای گذشته اشاره شد، برای بهبود پایداری
سلول SRAM در ساختارهای با ولتاژ آستانه پویا از پایانه بدنه ترانزیستورها استفاده شده است. نتایج شبیهسازیها نشان می-دهند که ساختار SRAM پیشنهاد شده در این مقاله منحنی مشخصهای نزدیک به ایدهآل برای معکوسکننده به دست می-دهد که این بر بهبود عملکرد سلول SRAM بسیار تأثیرگذار است.
شکل3 نتایج شبیهسازی مربوط به منحنی گین ولتاژ معکوس کننده در سلولهای مرسومِ PDT, CMOS و پیشنهادی را مورد مقایسه قرار میدهد. همانگونه که این نتایج نشان میدهند، معکوسکننده در سلول پیشنهادی در این کار بسیار نزدیکتر به حالت ایدهآل عمل میکند و نسبت به دو سلول دیگر منطق ʽ1ʼ را بیشتر در خود نگه میدارد.
با نزدیکتر شدن مشخصه انتقال ولتاژ - VTC - به حالت ایدهآل حاشیه نویز نیز خطای تغییراتِفرآیندِ ساخت کاهش مییاید. شکل 4 مقادیر به دست آمده برای حاشیه نویز خواندن را برای سلولهای SRAM معمولی، PDT و پیشنهادی در تکنولوژی 32 nm و 90 nm و با تغذیه 0.2 V نشان میدهد. همانگونه که در شکل 4 دیده میشود حاشیه نویز برای سلول PDT از سلول معمولی در Vdd= 0.2 V بیشتر است که این امرنتایجِ مرجع [9] را تأیید میکند. همچنین همانگونه که دیده میشود حاشیه نویز خواندن برای سلول پیشنهادی در مقایسه با PDT افزایش قابل توجهی داشته است.
گرچه در ابتدا شاید به نظر برسد که افزایش سایز ترانزیستورها در سلول SRAM معمولی میتواند مشکلِ حاشیه نویز را حل کند، اما این روش فقط در سلولهایی که با منبع ولتاژ بالای ولتاژ آستانه کار میکنند منجر به افزایش قابل ملاحظه حاشیه نویزاستاتیک میشود چون جریان درین در این ناحیه به صورت توان دو با ولتاژ گیت رابطه دارد. این در حالی است که در ناحیه زیرآستانه وابستگی جریان درین به ولتاژ گیت نمایی است و در نتیجه افزایش سایز ترانزیستورها تأثیر چندانی بر میزان جریان درین و در نتیجه افزایش حاشیه نویز
استاتیک نخواهد گذاشت[.11 ]حتی با افزایش پنج برابریِ عرض ترانزیستورهای PMOS نسبت به ترانزیستورهای دستیابی - WPD/WAX - برای سلول SRAM معمولی در ناحیه زیر آستانه باز هم سلول پیشنهاد شده در این کار با حفظ کمترین سایز ممکن، به میزان % 80 حاشیه نویز بالاترینسبت به دو سلولِ دیگر دارد. این نشان می دهد که برای داشتن سلول SRAM پایدار در ناحیه زیر آستانه استفاده از تکنیک ایجاد آستانه پویا در ترانزیستورها که در این مقاله پیشنهاد شده، بسیار مؤثرتر از افزایش سایز ترانزیستورها عمل میکند و موجب پایداری سلول می شود.
شکل :4 حاشیه نویز خواندن برای سلولهای SRAM معمولی، PDT و پیشنهادی
-2-4 قابلیت مقیاس شدن و عمل کردن در ناحیه با ولتاژ زیر آستانه
در حالت آماده برای کار، میتوان ولتاژ تغذیه را برای کاهش اتلاف توان نشتی کاهش داد. در این حالت که به آن حالتِ نگهداری نیز گفته میشود سلول مقدار ذخیره شده در خود را حفظ میکند. در این حالت نمیتوان میزان ولتاژ تغذیه را بطور دلخواه کاهش داد چرا که ممکن است سلول دیگر قادر به حفظ مقدار ذخیره شده در خود نباشدمیزانِ.
حاشیه نویز استاتیک نگهداری برای SRAMهای معمولی، PDT و پیشنهاد شده در تغذیه زیرآستانه Vdd=0.2 V برای تکنولوژیهای 32 و 90 nm در شکل 5 آورده شده است. همانطور که نتایج نشان میدهند سلول پیشنهادی به دلیل داشتن مشخصه انتقال ولتاژ نزدیک به حالت ایدهآل در معکوسکنندههایش از پایداری بهتری برخوردار است. حاشیه نویز استاتیک در حالت نگهداری برای سلول پیشنهادی نسبت به PDT و سلول معمولی به ترتیب افزایش یدا میکند.
