بخشی از پاورپوینت
اسلاید 1 :
(جمع کننده ها) Adders
اسلاید 2 :
مقدمه:
عمل جمع از متداول ترین عملیات در محاسبات است و عاملی برای محدود کننده ی سرعت محسوب می شود.
بهینه سازی جمع کننده را می توان در سطح مداری یا منطقی انجام داد.
در بهینه سازی های معمولی در سطح منطقی سعی می شود تا معادلات بلوکی به صورتی دوباره چینی شود که مدار سریعتر یا کوچکتری به دست آید.
از سوی دیگر بهینه سازی مدار به اندازه ترانزیستورها و توپولوژی مدار می پردازد تا سرعت را بهینه کند
اسلاید 3 :
تمام جمع کننده:
AوB ورودی های جمع کننده اند.
Ci ورودی سربار(carry in)
S خروجی جمع
C خروجی سربار (carry out)
اسلاید 4 :
تمام جمع کننده:
اسلاید 5 :
تولید-انتشار-حذف
سه مشخصه ای که تنها به مقادیرAوB بستگی دارد
عبارت های مربوط به (D,P) S و(D,P) C به روش مشابهی بدست می آید.
Generate (G) = AB
Propagate (P) = A
Propagate (P) = A+B
اسلاید 6 :
جمع کننده نردبانی
در ساختار جمع کننده سربار نردبانی بیت سربار از یک مرحله به مرحله دیگر به صورت نردبانی منتقل می شود
تاخیر مدار به تعداد طبقات بستگی دارد که سیگنال باید از آن ها عبور کند و بنابراین تابعی از سیگنال ورودی اعمال شده است.برای برخی از سیگنال های ورودی اثر انتقال نردبانی اصلا اتفاق نمی افتد در حالی که برای بقیه بیت سربار باید در تمام مسیر از کم ارزش ترین بیت (LSB) تا با ارزش ترین بیت (MSB) منتقل شود.تاخیر انتشار در چنین ساختاری به عنوان بدترین شرایط تاخیر در میان همه الگوهای ممکن تعریف می شود
tadder = (N-1)tcarry + tsum
اسلاید 7 :
مدار جمع کننده ایستا
28 Transistors
اسلاید 8 :
مدار جمع کننده ایستا
این مدار علاوه بر آنکه مساحت زیادی اشغال می کند, کند است، در هر دو مدار تولید سربار و جمع می توان حضور پشته های بلند ترانزیستورهای PMOS را مشاهده کرد.
خازن بار ذاتی سیگنال C0بزرگ است و شامل دو خازن نفوذ و شش خازن گیت به اضافه خازن سیم کشی است
سیگنال از دو مرحله معکوس کننده در مدار تولید سربار عبور می کند.همانگونه که قبلا اشاره شد هدف اصلی طراح در مدارهای پرسرعت جمع کننده به حداقل رساندن تاخیر خط سربار است.با فرض بروندهی کم در خروجی زنجیره سربار داشتن دو مرحله منطقی زیاد بوده و به تاخیر اضافه می انجامد.
اسلاید 9 :
مدار جمع کننده ایستا
این مدار اگرچه کند است اما شامل حقه های هوشمندانه طراحی میباشد.توجه کنید که نخستین دریچه مدار تولید سربار طراحی شده که سیگنال Ci روی طبقات کوچکتر PMOS است که تلاش منطقی را به 2کاهش میدهد.هم چنین ترانزیستورهای NMOSوPMOS متصل شده به Ci تا آنجا که ممکن بوده است نزدیکه به خروجی دریچه قرار گرفته اند.این کاربرد مستقیم یکی از روش های بهینه سازی مدار است.
ترانزیستور های مسیر بحرانی را تا آنجا که ممکن است نزدیک به خروجی دریچه قرار داد
اسلاید 10 :
ویژگی قرینگی
اسلاید 11 :
حذف وارونگر در مسیر سرباز
اسلاید 12 :
جمع کننده آیینه ای(MIRROR ADDER):
این جمع کننده کامل به 24 ترانزیستور نیازمند است
زنجیره های NMOSوPMOS کاملا متقارنند
اسلاید 13 :
جمع کننده آیینه ای(MIRROR ADDER):
ترانزیستورهای متصل به Ci تا حد ممکن به خروجی دریچه نزدیک است
برای بهینه سازی سرعت تنها باید ترانزیستور طبقه سربار را بهینه سازی کرد.کلیه ترانزیستورهای طبقه جمع می توانند حداقل اندازه را داشته باشند.به هنگام چینش سلول مهم ترین نکته به حداقل رساندن مقدارخازن در گره Coاست
اسلاید 14 :
MIRROR ADDER
Stick Diagram
اسلاید 15 :
جمع کننده با دریچه انتقالی(TG):
یک جمع کننده کامل را می توان با استفاده از مالتی پلکسرها و دریچه های XOR ساخت.اگرچه پیاده سازی این روش با استفاده از فناوری CMOS عملی نیست ولی پیاده سازی آن با روش دریچه های انتقالی جالب است.شکل اسلاید بعدی یکی از پیاده سازیی را که بر اساس این روش انجام شده و شامل 24 ترانزیستور می باشد را نشان می دهد
سیگنال انتشار که برابر XORشده ورودی های AوB است,برای انتخاب درست یا مقدار مکمل سربار ورودی به عنوان خروجی جدید جمع به کار می رود.سربار خروجی با توجه به سگینال انتشار ممکن است برابر سربار ورودی یا یکی از ورودی های Aیا B باشد یکی از ویژگی های جالب چنین جمع کننده ای این است که مقدار تاخیر برای هر دو خروجی جمع و سربار یکسان است
اسلاید 16 :
سلول جمع کننده با دریچه انتقالی:
اسلاید 17 :
جمع کننده باینری :
وابستگی خطی سرعت جمع کننده به تعداد بیت ها استفاده از جمع کننده های نردبانی را تا حدودی غیر عملی میکند، بنابرین به بهینه سازی منطقی نیاز است که باعث به وجود آمدن جمع کننده هایی با ویژگی می شود.
جمع کننده کنار گذر – سربار (Carry - Bypass)
اسلاید 18 :
جمع کننده باینری :
اکنون تاخیر یک جمع کننده ی N بیتی را محاسبه می کنیم، نخست فرض میکنیم که جمع کننده ی نهایی به N/M طبقه بای پس هم طول تقسیم شده است، که هر کدام دارای M بیت هستند. عبارت تقریبی برای زمان انتشار نهایی :
مسیر بحرانی با رنگ خاکستری مشخص شده است.
tadder = tsetup + Mtcarry + (N/M-1)tbypass + (M-1)tcarry + tsum
اسلاید 19 :
جمع کننده باینری :
جمع کننده انتخاب سربار خطی (Carry Select):
در یک جمع کننده سربار نردبانی، هر سلول جمع کننده کامل، پیش از آنکه بتواند سربار خروجی را تولید کند، باید برای سربار ورودی صبر کند، روشی برای دور زدن این وابستگی خطی آن است که مقدار خروجی را از قبل برای هر دو مقدار ممکن ورودی به دست آوریم.
اسلاید 20 :
جمع کننده باینری :
جمع کننده انتخاب سربار خطی (Carry Select):
در این حالت وقتی یکبار خروجی به ازای ورودی سربار به دست آمد، نتیجه ی درست به راحتی و با استفاده از یک مالتی پلکسر ساده به دست می آید.
