دانلود مقاله اندازه گیری الکتریکی

بخشی از مقاله

كنتورهاي همگام و همزمان
ساختن كنتور ناهمگام يا ضربه اي (ripple) ، بسيار ساده است، اما به خاطر كار بسيار بالا، محدوديتي در اين مورد وجود دارد. اين نقطه ضعف، در كنتورهاي همگام با راه اندازي مدار دو ضربه اي هماهنگ با ساعت برطرف شده است. لذا دراين كنتور زمان قرار دادن مدار، برابر است با زمان تأخير انتشار يك مدار دو ضربه اي يك طرفه زمانيكه اين كنتور هر مدار دو ضربه اي، همزمان و هماهنگ با ساعت قرار داده شود آن كنتور همگام يا همزمان ناميده مي شود.
نمودار مدار كنتور همگام 3 ضربه اي در شكل نشان داده مي شود. در اين كنتور دو دريچة AND با سه مدار دو ضربه اي T مورد استفاده قرار مي گيرد. كلية مدارهاي دو ضربه اي، توسط سيگنال ساعت C به قرار داده مي شود. پايانه ورودي T مداد دو ضربه اي A ، با سيگنال سطح بالا تكلميل مي شود، لذا مدار دو ضربه اي A به انتهاي هر ضربه (پالس) متصل مي شود. ورودي T مدار دو ضربه اي A بالاست و تنها در اين مدت، مدار دو ضربه اين B متصل مي شود. مدار دو ضربه اي C به با دريچه AZ AND تأمين مي شود. دريچه AZ AND تنها در زمانيكه خروجي هاي مدار دو ضربه اي B و دريچه A AND بالا باشند، روشن مي شود و تنها در طول اين مدت مدار دو ضربه اي C متصل مي گردد.

شكل : نمودار مدار كنتور همگام 3 ضربه اي
در ابتدا كليه مدارهاي دو ضربه اي، در صفر تنظيم مي شوند، بنابراين خروجي ها عبارتند از: QC Q¬B QA = 000 اما تنها در پايان اولين ضربه اي ادواري مدار دو ضربه اي A متصل مي شود وخروجي QA از 0 منطقي با 1 منطقي تغيير مي‌كند و همچنين دريچه AI AND را نيز روشن مي‌كند. اين امر هيچ تغييري در وضعيت خروجي مدار دو ضربه اي B و مدار دو ضربه اي C ايجاد نمي كند، زيرا ترمينال هاي ورودي T مدارها دو ضربه اي C,B قبل از رسيدن اولين ضربه اي ادواري در logic 0 منطقي بودند. بنابر اين QC Q¬B QA ، 001 مي شود، البته پايان اولين ضربه ادواري ترمينال هاي ورودي T مدارهاي دو ضربه اي B,A در ligic 1 هستند.

البته قبل از رسيدن دومين ضربة ادواري بنابراين آنها فقط در پايان دومين ضربه ادواري متصل مي شوند. لذا دريچه A1 AND خاموش مي شود و دريچه AZ خاموش ميماند. بنابراين در انتهاي دومين دومين ضربه ادواري، خروجي QC Q¬B QA 010 مي شود. تنها در پايان سومين ضربة ادواري، مدار و ضربه اي A متصل مي شود و خروجي آن به logic 1 تغيير مي يابد. آن، دريچه A1 AND را روشن مي‌كند و همچنين AZ AND نيز روشن مي شود زيرا حالا ورودي دريچة AZ AND بالا هستند. لذا فقط در پايان ضربة سوم خروجي=011 QC Q¬B QA تنها در پايان چهارمين ضربة ادواري،‌ وروديهاي T كلية مدارهاي دو ضربه اي بالاست بنابراين كليه مدارهاي دو ضربه اي، متصل هستند و خروجي QC Q-B QA از 011 به 100 تغيير مي‌كند و همچنين هر دو دريچة A2 , A1 AND را خاموش مي‌كند. تنها در پايان پنجمين ضربة ادواري، مدار دو ضربه اي A متصل مي شود و خروجي QC Q¬B QA ، 101 مي شود. اين پروسه با هر ضربه ادواري جديد،‌ طبق جدول ادامه مي يابد. درست در پايان ضربة هفتم، خروجي هر مدار دو ضربه اي در logic 1 است و درست در پايان ضربة هشتم كليه مدارهاي دو ضربه اي مجدداً تنظيم مي شوند و خروجي QC Q¬B QA ، 000 مي شود اين چرخه مجدداً تكرار مي گردد.

نكته شايان ذكر در اين مدار اين است ه درست در پايان هشتمين ضربة ادواري، كلية مدارهاي دو ضربه اي در يك زمان تنظيم مجدد مي شوند و لذا نصب كنتور برابر است با زمان تأخير انتشار هر مدار دو ضربه اي. اين امر نشان مي‌دهد كه كنتور همگام مي تواند با سيگنال ادواري فركانس بالاتر عمل كند و راه اندازي شود.
برخي تفاوتهاي جزئي در زمان تأخير انتشار مدارهاي دو ضربه اي و تأخير ايجاد شده توسط دريچه هاي AND مورد استفاده در مدار ممكن است،‌موجب انحراف از همگامي شود، اما اين انحراف آنقدر اندك و جزئي است كه مي توان آنرا ناديده گرفت. در اين كنتور، دريچه هاي AND بر خلاف كنتور ناهمگام مورد استفاده قرار مي گيرند، لذا مي توان گفت كه افزايش سرعت با افزايش هزينة سخت افزار حاصل مي گردد.

در كنترهاي ناهمگام، در زمان رمز گشايي دريچه ها، از آنها استفاده مي‌شود، به تأخير زماني بين سيگنال ادواري و خروجي، سيگنال هاي QAبين خروجي QA و خروجي QB و بين خروجي QB و خروجي QC ممكن است در خروجي رمز گشايي دريچه هاي نقايص جزئي را ايجاد سازد، اين نقايص و عيوب جزئي، در خروجي رمز گشايي دريچه ها و تنها به مدت چند نانو ثانيه مي شوند و حتي نمي توانند روي اسيلوسكوپ ديده شوند. زمانيكه كنتور تنها براي شمارش ضربات مورد استفاده قرار مي گيرد، اين نقايص جزئي هيچ مسئله و مشكلي ايجاد نمي كنند، اما زمانيكه رمز گشايي دريچه ها براي حركت دادن مدارهاي منطقي ديگر به كار رود اين نقايص ممكن است بواسطه واكنش سريع دستگاه هاي TTL مورد استفاده در مدارهاي منطقي، نتايج نادرستي را ايجاد سازند.
اين مسئله نقايص جزئي در كنتور همگام بر طرف شده اند، زيرا در اين كنتور كلية مدارهاي دو ضربه اي دريك زمان و هماهنگ با ساعت نصب مي شوند و لذا هيچ تأخير زماني بين سيگنال هاي خروجي QC Q¬B QA وجود ندارد.

كنتورها يا شمارنده هاي حلقه اي
در اين كنتور، همانطور كه از نامشان پيداست، خروجي Q مدار دو ضربه اي و ورودي D مدار دو ضربه اي رديفي، به طريقي متصل مي شود كه به شكل يك حلقه به نظر مي رسد. نمودار مداري يك كنتور حلقه اي در شكل نشان داده مي شود. براي آغاز به كنتور حلقه اي، سيگنال Reset براي كنتور به كار مي رود كه مدار دو ضربه اي A را از پيش تنظيم مي‌كند و مدارهاي دو ضربه اي ديگر مجدداً تنظيم مي‌كند. حالا خروجي مدار دو ضربه اي براي QA بالاست و خروجي هاي ديگر، پائين هستند، لذا خروجي 0001 = QC Q¬B QA QD حالا قبل از رسيدن ضربة ادواري اول تنها ورودي مدار دو ضربه اي B ، يعني DB بالاست و كلية وروديهاي ديگر، پائين هستند. در طول انتقال اولين ضربة ادواري، كلية سيگنالهاي ورودي مدارهاي دو ضربه اي به خروجي هايشان منتقل مي شوند، لذا خروجي QC Q¬B QA QD ، 0010 مي شود، طول انتقال دومين ضربة ادواري، مجدداً كليه سيگنالهاي ورودي مدارهاي دو ضربه اي به خروجي هايشان منتقل مي شوند، لذا خروجي QC Q¬B QA QD ،0100 مي شود، اين امر در مورد ضربة ادواري بعدي ادامه مي يابد و سيگنال ضربة بالا،‌ از اولين مدار دو ضربه اي به آخرين مدار دو ضربه اي و از آخرين مدار دو ضربه اي به اولين مدار دو ضربه اي و مجدداً به آخرين مدار دو ضربه اي حركت مي‌كند.

(طبق Truth Table در مورد كنترل حلقه اي).
هر چند كه اين وسيله، كنتور ناميده مي شود، اما براي شمارش در مدارهاي ديجيتالي به كار نمي رود. اين دستگاه براي توليد توان زمان بندي مربوط به كنترل عمليات منطقي ترتيبي همگام به كار مي رود.

شكل نمودار مداري كنتور حلقه اي (جدول ارزش)
QD QC QB QA Clock
Count Pulse
0 0 0 1 0
0 0 1 0 1
0 1 0 0 2
1 0 0 0 3
0 0 0 1 Next Cycle 4
0 0 1 0 5
0 1 0 0 6
1 0 0 0 7
0 0 0 1 Next Cycle 8

مدارهاي يكپاچه ديجيتال
طبق مباحث قبلي، در يك مدار انتگره، اجزاي تشكيل دهنده مثل ديورها، ترانزيستورها،‌ رزيستورها، بوبين ها و غيره قطعات اصلي تراشه به شمار مي روند. ورودي سطح اين تراشه، كه قطعة‌ بسيار كوچكي از يك مادة نيمه رساناست، مدارهاي كوچكي با استفاده از تكنيك عكاسي پيشرفته ايجاد مي شودند. شبكة حاصل، آنقدر كوچك است كه براي ديدن اتصالاتش به ميكروسكوپ نياز داريم.
مدارهاي انتگرة، ديجيتال، مدارهايي هستند كه با كمك اعداد با نيروي (دودويي) 0 و1 كاربردهاي منطقي را ارائه مي دهند، مثلاً دريچه هاي منطقي، مدارهاي دوتايي، كنتورها و غيره IC هاي ديجيتالي،‌ در شناخت سيستم هاي الكترونيكي در زمينه هاي كاربرد وسايل سنجش، ارتباط كنترل ها و كامپيوترها، معروفترين مورد به شمار مي رودند.

با توجه به هزينة كم و عملكرد عالي IC هاي ديجيتالي به شكل سيستم تك سنگي (مونوليت) امروزه آنها مبتني بر تكنولوژي مونوليت مورد استفاده قرار مي گيرند. ICهاي ديجيتالي، مبتني بر تكنولوژي دخيل در توليد شان مي توانند به دو گروه دو قطبي و MOS تقسيم شوند. اين انتخاب به استفاده از دستگاه فعال در تشخيص مدار بستگي دارد. ترانزيستور NPN مهمترين وسيلة در ICهاي ديجيتالي دو قطبي مي باشد. و MOSFETهاي P,N كانال با مدار بندي متقارن تكميلي، در ICهاي ديجيتالي MOS عموميت دارند. لذا قطبيت منطقي ICهاي ديجيتالي دو قطب هميشه مثبت است، در حاليكه منطقي ICهاي ديجيتالي MOS بسته به پيكربنديشان مي تواند مثبت يا منفي باشد.

گروه هاي دو قطبي: ترانزيستورهاي دو قطبي روي تراشه در ICهاي ديجيتالي ساخته مي شوند. تكنولوژي دو قطبي، بر SSI (تلفيق مقياس كوچك) و MSI
(تلفيق مقياس متوسط) ارجعيت دارد زيرا سريع تر است.
گروه هاي دو قطبي ديگر به شرح زير هستند:
- I منطق ترانزيستور مقاومتي (RTL): اين گروه اولين گروه از خانواده مدارهاي منطقي بو كه در اوايل دهة 1960 به شكل IC بسته بندي شده اين تكنولوژي قديمي شده و تنها از اهميت تاريخي برخودار است.

- II منطق ترانزيستور ديور (DTL): اين گروه پس از RTL ارائه شده از رزيستورها، ديورها و ترانزيستورها استفاده مي‌كند. اين تكنولوژي نيز امروزه قديمي شده است.
- III منطق ترانزيستور – ترانزيستور (TTL): اين مورد تقريباً فقط از ترانزيستورها استفاده مي‌كند. اين تكنولوژي معروفترين تكنولوژي به شمار مي رود و عموماً در تراشه هاي MSI , SSI كارايي دارد. اين تكنولوژي در اوايل هة 1970 ارائه شد.
- IV منطق پيوسته يا مزدوج (ECL): اين مورد سريع ترين تكنولوژي در گروه Logic (منطقي) است و در كاربردهاي سرعت بالا كارايي دارد.
2- گروه هاي MOS (نيمه رساناي اكسيد نفر) : در اين MOSFET , IC ها (ترانزيستورهاي تأثير ميدان نيمه رسانا اكسيد نفر) به روي تراشه ساخته مي شوند. اين مورد در LSI (تلفيق مقياس بزرگ) كارايي دارد زيرا MOSFETهاي بيشتري مي توانند در يك تراشه مشابه فشرده شوند. گروه هاي ديگر MOS عبارتند از:
- I MOSFET هاي P كانال (PMOS): اين مورد قديمي ترين و كندترين نوع تكنولوژي به شمار مي رود كه درحال حاضر ديگر قديمي شده است.
II - MOSFET هاي N كانال (CMOS): در اين مورد آرايش كشتي – فشاري

(Pash-Pull) MOSFETهاي N,P كانال بوده و در زمانيكه معرف نيروي كم مورد نياز باشد شديداً به كار مي رود.
منطق اشباع شده و اشباع نشده: مدارهاي منطقي كه در آنها ترانزيستورها به اشباع مي رسند، مدارهاي منطقي اشباع شده يا منطقي اشباع شده ناميده مي شوند و مدارهاي منطقي كه از اشباع ترانزيستورهايشان جلوگيري مي كنند، منطق اشباع نشده نام دارند. TTL مثالي از منطق اشباع شده است كه در آن ECL يك منطق اشباع شده را ارائه مي‌دهد. نقطه ضعف منطق اشباع شده به تأخير زماني است كه در اشباع ترانزيستور رخ مي‌دهد. مدارهاي منطق اشباع شده سرعتهاي راه اندازي يا قطع و وصل پائيني در مقايسه با مدارهاي منطق اشباع شده دارند.

ويژگيهاي مدار انتگرة ديجيتالي
گروههاي منطقي مختلف كه داراي ويژگيهاي مختلفي هستند، لذا ممكن است يك گروه يا خانواده براي يك موقعيت بسيار مناسب باشد، اما اگر گروه ديگر در يك موقعيت ديگر كاري داشته باشد مثلاً در موارد خاص ممكن است مصرف نيروي اندك شرط اوليه باشد، در حاليكه در موارد ديگر سرعت، مد نظر باشد.
ويژگيهاي مختلف يك خانوادة منطقي به شرح زيرند:
1- سرعت عملياتي : سرعت يك دريچه منطقي به زماني بستگي دارد كه بين كاربرد يك سيگنال تا انتهاي ورودي و تغيير حاصل در وضعيت منطقي در ترمينال خروجي، سپري مي شود. زمان انتقال (طول مدت بالا و پايين رفتن ضربه) و تأخيرهاي انتشار مورد توجه قرار مي گيرند. هر دوي اين زمانها به خروجي يك دريچة منطقي متصل مي شوند و بار بيشتر بايد توسط آن خروجي كنترل شود. سرعت عملياتي بالا، معمولاً نياز و شرط عمدة ICهاي ديجيتالي است.
2- ظرفيت ورودي (Fan – in): ظرفيت ورودي يك دريچة منطقي، به تعداد ورديهاي (ناشي از مدارهاي مشابه) گفته مي شود كه آن دريچه مي تواند به خوبي آنها را كنترل كند.

3- ظرفيت خروجي : در كل يك مدار منطقي بايد چند ورودي منطقي را حركت دهد. ظرفيت خروجي تعداد ماكزيمم وروديهاي منطقي استانداردي است كه يك خروجي مي تواند با اطمينان آنها را حركت دهد. مثلاً يك دريچه منطقي كه داراي ظرفيت خروجي 8 است مي تواند 8 ورودي منطقي استاندار را حركت دهد. اگر اين تعداد بيشتر شود، ولتاژهاي سطح منطقي خروجي نمي توانند تضمين شوند.
4- شرايط و نيازهاي نيرو و قدرت : هر IC به ميزان نيروي الكتريكي نياز دارد تا بتواند عمل كند. اين نيرو توسط يك يا چند ولتاژ شبكة اصلي متصل به پين نيرو روي تراشه، تأمين مي گردد. معمولاً تنها يك ترمينال شبكه اصلي روي تراشه وجود دارد و با VCC براي دستگاههاي VDD براي دستگاههاي MOS نشان داده مي شود. مصرف نيروي كم به مشخصه مطلوب در هر IC ديجيتال به شمار مي رود.

5- مصونيت در برابر پارازيت : ميداندهاي مغناطيسي و الكتريكي (Stray) مي توانند شامل ولتاژهايي روي سيم هاي اتصال دهنده بين مدارهاي منطقي باشند. اين سيگنالهاي مصنوعي و ناخواسته پارازيت ناميده شده گاهي مي توانند منجر به تحريك نادرست سطوح منطقي موجود در مدار شوند. مصونيت در برابر پارازيت يك مدار منطقي به توانايي مدار جهت مقاومت در برابر ولتاژهاي پارازيت روي وروديهايش اطلاق مي شود، ارزيابي كميتي مصونيت در برابر پارازيت، حاشية پارازيت ناميده مي شود. هر چه حاشية بالاتر باشد مدار منطقي بهتر است.
6- گسترة دماي عملياتي : ICهاي ديجيتالي بايد بتوانند در دمايي با گستره اي از 0 تا 70 درجه براي مصر ف كنندگان و از تا براي كاربردهاي نظامي عمل كنند.
مدارهاي RTL
اين مدارها يك مدار اشباع شده است و فقط ترانزيستورها و رزيستورها را به عنوان اجزاي مدار به كار مي برد. البته از رزيستورها در ورودي براي هر پايه استفاده مي‌كند. اين خانواده، مبتني بر مدار NOR است. نمودار مداري آن در شكل نشان داده مي شود.
با فرض اينكه هر دو ترانزيستور در زمانيكه هر دو ورودي پائين هستند، مناسب و ايده آل باشند، هر دو ترانزيستور، خاموش مي شوند و خروجي به بالا قرار مي گيرد. اگر هر يك از ترمينالهاي ورودي يا هر دوي آنها بالا باشند يكي از ترانزيستورها يا هر دوي آنها روشن خواهند شد و خروجي پائين خواهد آمد. مشخص است كه خروجي تنها زماني در منطق 1 است كه هر دو ورودي در منطق باشند. خانواده RTL داراي ويژگيهاي زير است:
-I سرعت پائين
-II ظرفيت ورودي پائين
-III ظرفيت خروجي پائين
-IV شرايط نيروي بالاتر
-V مصونيت در برابر پارازيت
-VI هزينه بيشتر
اين تكنولوژي نيز قديمي شده است.
مدارهاي DTL
اين مدار نيز يك منطق اشباع شده است و از ديورها، رزيستورها استفاده مي‌كند. نمونه مدار در شكل نشان داده مي شود.

شكل: مدار DTL شكل: مدار RTL

شكل : دريچه TTLNAND اصلي
مدار منطقي DTL ، دريچه NAND است.
زمانيكه وروديها به سه ديور، بالا باشند، كار نمي كنند و ترانزيستور، توسط جريان ايجاد شده با VCC از طريق R1 روشن مي شود، و خروجي پائين مي باشد. اگر هر ورودي يا همة آنها پائين باشند، ديور مربوطه كار خواهد كرد، ترانزيستور خاموش خواهد شد و خروجي نيز بالا خواهد بود. مشخص است كه خروجي تنها زماني پائين است كه كلية وروديها بالا باشند، اين خانواده داراي ويژگيهاي زير هستند. I- سرعت عملياتي محدود، II- ظرفيت ورودي 8 ، III- ظرفيت خروجي 5 ، IV- مصرف نيروي پائين ،‌ V- مصونيت كم در برابر پارازيت ، VI- حساسيت دماي بالا مثبت به ولتاژ آستانه.
طبق مطالب فوق الذكر اين تكنولوژي نيز در حال حاضر، قديمي شده است.

مدارهاي TTL
ابزارآلات Texas، منطق ترانزيستور – ترانزيستور (TTL) را ارائه دارد كه در سال 1946 گروه دستگاه ديجيتالي داراي موارد استفاده كننده به شمار مي رفت. اين مورد سريع، گران بوده و استفاده از آ‌ن آسان است. خانواده TTL از تراشه هاي SSI و MSI متنوعي تشكيل مي شود، با كمك آن همه انواع مدارهاي سيستم هاي ديجيتالي مي توانند ساخته شوند.
مدار منطقي TTL اصلي، دريچه NAND است. نمودار مدار در شكل نشان داده مي‌شوند.
متوجه مي شويم كه زمانيكه ترانزيستور T1 داراي دو گيرنده است، پس داراي دو انشعاب يا اتصال مبناي گيرنده است كه مي توانند براي روشن كردن ترانزيستور T1 به كار روند. حداكثر هشت گيرنده مي تواند در يك ترانزيستور ورودي چند گيرنده‌اي
در رابطه با دريچة NAND هشت ورودي مورد استفاده قرار گيرد. ويژگي اين مدار، آرايش totem – pols ارائه شده توسط ترانزيستورهاي T4 , T3 در سمت خروجي مدار مي باشد.

حالا نگاهي به عملكرد مدارد مي اندازيم. در نمودار مدار، مقاومت R1 و ترانزيستور T1 مثل دريچه AND عمل مي‌كنند ترانزيستور T2 مثل يك معكوس كننده عمل مي كند، كه خروجي ترانزيستور T1 را معكوس مي‌كند و از اين رو مدار مثل يك دريچه NAND عمل مي‌كند. ترانزيستورهاي T4 , T3 اتصالات totem – pole را در مرحله خروجي تشكيل مي دهند، يا T3 يا T4 در يك زمان روشن مي باشد. زمانيكه خروجي، بالا باشد، T3 روشن مي شود و زمانيكه خروجي پايين باشد، T4 روشن است. حالا به زماني توجه كنيد كه هر دو ورودي B,A بالا هستند. ديورهاي گيرندة T1 جريان را متوقف مي‌كنند و ديور كلكتورمستقيم مي شود. به اين ترتيب پاية ترانزيستور T2 بالا مي رود و جريان را آغاز مي‌كند. لذا يك افت پتانيسل در مقاومت R4 رخ مي‌دهد و پاية ترانزيستور T¬4 اشباع مي شود و خروجي پائين را ارائه مي‌دهد. به مورد ديگري توجه كنيد، زمانيكه هر دو ورودي يا يكي از آنها پائين باشد، پس پاية T1 تقريباً در 7/0 قرار مي گيرد كه ولتاژ پاية T2 را تقريباً تا صفر ولت كاهش مي‌دهد. لذا ترانزيستور T2 قطع مي شود. ولتاژ پاية T3 بالا مي رود و T3 مثل يك زير سوپاپي (Follwer) گيرنده عمل كرد و خروجي بالا را ارائه مي‌دهد.
كاربرد ديور D1 عبارت است از جلوگيري از جريان اندك T3 در زمانيكه خروجي پائين است. افت ولتاژ در ديور D1 ، موجب با پاس معكوس ديور گيرنده T3 مي شود و بنابراين تنها T4 در شرايط خروجي پائين جريان دارد.