دانلود مقاله اندازه گیری الکتریکی

word قابل ویرایش
30 صفحه
8700 تومان
87,000 ریال – خرید و دانلود

کنتورهای همگام و همزمان
ساختن کنتور ناهمگام یا ضربه ای (ripple) ، بسیار ساده است، اما به خاطر کار بسیار بالا، محدودیتی در این مورد وجود دارد. این نقطه ضعف، در کنتورهای همگام با راه اندازی مدار دو ضربه ای هماهنگ با ساعت برطرف شده است. لذا دراین کنتور زمان قرار دادن مدار، برابر است با زمان تأخیر انتشار یک مدار دو ضربه ای یک طرفه زمانیکه این کنتور هر مدار دو ضربه ای، همزمان و هماهنگ با ساعت قرار داده شود آن کنتور همگام یا همزمان نامیده می شود.
نمودار مدار کنتور همگام ۳ ضربه ای در شکل نشان داده می شود. در این کنتور دو دریچه AND با سه مدار دو ضربه ای T مورد استفاده قرار می گیرد. کلیه مدارهای دو ضربه ای، توسط سیگنال ساعت C به قرار داده می شود. پایانه ورودی T مداد دو ضربه ای A ، با سیگنال سطح بالا تکلمیل می شود، لذا مدار دو ضربه ای A به انتهای هر ضربه (پالس) متصل می شود. ورودی T مدار دو ضربه ای A بالاست و تنها در این مدت، مدار دو ضربه این B متصل می شود. مدار دو ضربه ای C به با دریچه AZ AND تأمین می شود. دریچه AZ AND تنها در زمانیکه خروجی های مدار دو ضربه ای B و دریچه A AND بالا باشند، روشن می شود و تنها در طول این مدت مدار دو ضربه ای C متصل می گردد.

شکل : نمودار مدار کنتور همگام ۳ ضربه ای
در ابتدا کلیه مدارهای دو ضربه ای، در صفر تنظیم می شوند، بنابراین خروجی ها عبارتند از: QC Q¬B QA = 000 اما تنها در پایان اولین ضربه ای ادواری مدار دو ضربه ای A متصل می شود وخروجی QA از ۰ منطقی با ۱ منطقی تغییر می‌کند و همچنین دریچه AI AND را نیز روشن می‌کند. این امر هیچ تغییری در وضعیت خروجی مدار دو ضربه ای B و مدار دو ضربه ای C ایجاد نمی کند، زیرا ترمینال های ورودی T مدارها دو ضربه ای C,B قبل از رسیدن اولین ضربه ای ادواری در logic 0 منطقی بودند. بنابر این QC Q¬B QA ، ۰۰۱ می شود، البته پایان اولین ضربه ادواری ترمینال های ورودی T مدارهای دو ضربه ای B,A در ligic 1 هستند.

البته قبل از رسیدن دومین ضربه ادواری بنابراین آنها فقط در پایان دومین ضربه ادواری متصل می شوند. لذا دریچه A1 AND خاموش می شود و دریچه AZ خاموش میماند. بنابراین در انتهای دومین دومین ضربه ادواری، خروجی QC Q¬B QA 010 می شود. تنها در پایان سومین ضربه ادواری، مدار و ضربه ای A متصل می شود و خروجی آن به logic 1 تغییر می یابد. آن، دریچه A1 AND را روشن می‌کند و همچنین AZ AND نیز روشن می شود زیرا حالا ورودی دریچه AZ AND بالا هستند. لذا فقط در پایان ضربه سوم خروجی=۰۱۱ QC Q¬B QA تنها در پایان چهارمین ضربه ادواری،‌ ورودیهای T کلیه مدارهای دو ضربه ای بالاست بنابراین کلیه مدارهای دو ضربه ای، متصل هستند و خروجی QC Q-B QA از ۰۱۱ به ۱۰۰ تغییر می‌کند و همچنین هر دو دریچه A2 , A1 AND را خاموش می‌کند. تنها در پایان پنجمین ضربه ادواری، مدار دو ضربه ای A متصل می شود و خروجی QC Q¬B QA ، ۱۰۱ می شود. این پروسه با هر ضربه ادواری جدید،‌ طبق جدول ادامه می یابد. درست در پایان ضربه هفتم، خروجی هر مدار دو ضربه ای در logic 1 است و درست در پایان ضربه هشتم کلیه مدارهای دو ضربه ای مجدداً تنظیم می شوند و خروجی QC Q¬B QA ، ۰۰۰ می شود این چرخه مجدداً تکرار می گردد.

نکته شایان ذکر در این مدار این است ه درست در پایان هشتمین ضربه ادواری، کلیه مدارهای دو ضربه ای در یک زمان تنظیم مجدد می شوند و لذا نصب کنتور برابر است با زمان تأخیر انتشار هر مدار دو ضربه ای. این امر نشان می‌دهد که کنتور همگام می تواند با سیگنال ادواری فرکانس بالاتر عمل کند و راه اندازی شود.
برخی تفاوتهای جزئی در زمان تأخیر انتشار مدارهای دو ضربه ای و تأخیر ایجاد شده توسط دریچه های AND مورد استفاده در مدار ممکن است،‌موجب انحراف از همگامی شود، اما این انحراف آنقدر اندک و جزئی است که می توان آنرا نادیده گرفت. در این کنتور، دریچه های AND بر خلاف کنتور ناهمگام مورد استفاده قرار می گیرند، لذا می توان گفت که افزایش سرعت با افزایش هزینه سخت افزار حاصل می گردد.

در کنترهای ناهمگام، در زمان رمز گشایی دریچه ها، از آنها استفاده می‌شود، به تأخیر زمانی بین سیگنال ادواری و خروجی، سیگنال های QAبین خروجی QA و خروجی QB و بین خروجی QB و خروجی QC ممکن است در خروجی رمز گشایی دریچه های نقایص جزئی را ایجاد سازد، این نقایص و عیوب جزئی، در خروجی رمز گشایی دریچه ها و تنها به مدت چند نانو ثانیه می شوند و حتی نمی توانند روی اسیلوسکوپ دیده شوند. زمانیکه کنتور تنها برای شمارش ضربات مورد استفاده قرار می گیرد، این نقایص جزئی هیچ مسئله و مشکلی ایجاد نمی کنند، اما زمانیکه رمز گشایی دریچه ها برای حرکت دادن مدارهای منطقی دیگر به کار رود این نقایص ممکن است بواسطه واکنش سریع دستگاه های TTL مورد استفاده در مدارهای منطقی، نتایج نادرستی را ایجاد سازند.
این مسئله نقایص جزئی در کنتور همگام بر طرف شده اند، زیرا در این کنتور کلیه مدارهای دو ضربه ای دریک زمان و هماهنگ با ساعت نصب می شوند و لذا هیچ تأخیر زمانی بین سیگنال های خروجی QC Q¬B QA وجود ندارد.

کنتورها یا شمارنده های حلقه ای
در این کنتور، همانطور که از نامشان پیداست، خروجی Q مدار دو ضربه ای و ورودی D مدار دو ضربه ای ردیفی، به طریقی متصل می شود که به شکل یک حلقه به نظر می رسد. نمودار مداری یک کنتور حلقه ای در شکل نشان داده می شود. برای آغاز به کنتور حلقه ای، سیگنال Reset برای کنتور به کار می رود که مدار دو ضربه ای A را از پیش تنظیم می‌کند و مدارهای دو ضربه ای دیگر مجدداً تنظیم می‌کند. حالا خروجی مدار دو ضربه ای برای QA بالاست و خروجی های دیگر، پائین هستند، لذا خروجی ۰۰۰۱ = QC Q¬B QA QD حالا قبل از رسیدن ضربه ادواری اول تنها ورودی مدار دو ضربه ای B ، یعنی DB بالاست و کلیه ورودیهای دیگر، پائین هستند. در طول انتقال اولین ضربه ادواری، کلیه سیگنالهای ورودی مدارهای دو ضربه ای به خروجی هایشان منتقل می شوند، لذا خروجی QC Q¬B QA QD ، ۰۰۱۰ می شود، طول انتقال دومین ضربه ادواری، مجدداً کلیه سیگنالهای ورودی مدارهای دو ضربه ای به خروجی هایشان منتقل می شوند، لذا خروجی QC Q¬B QA QD ،۰۱۰۰ می شود، این امر در مورد ضربه ادواری بعدی ادامه می یابد و سیگنال ضربه بالا،‌ از اولین مدار دو ضربه ای به آخرین مدار دو ضربه ای و از آخرین مدار دو ضربه ای به اولین مدار دو ضربه ای و مجدداً به آخرین مدار دو ضربه ای حرکت می‌کند.

(طبق Truth Table در مورد کنترل حلقه ای).
هر چند که این وسیله، کنتور نامیده می شود، اما برای شمارش در مدارهای دیجیتالی به کار نمی رود. این دستگاه برای تولید توان زمان بندی مربوط به کنترل عملیات منطقی ترتیبی همگام به کار می رود.

شکل نمودار مداری کنتور حلقه ای (جدول ارزش)
QD QC QB QA Clock
Count Pulse
0 0 0 1 0
0 0 1 0 1
0 1 0 0 2
1 0 0 0 3
0 0 0 1 Next Cycle 4
0 0 1 0 5
0 1 0 0 6
1 0 0 0 7
0 0 0 1 Next Cycle 8

مدارهای یکپاچه دیجیتال
طبق مباحث قبلی، در یک مدار انتگره، اجزای تشکیل دهنده مثل دیورها، ترانزیستورها،‌ رزیستورها، بوبین ها و غیره قطعات اصلی تراشه به شمار می روند. ورودی سطح این تراشه، که قطعه‌ بسیار کوچکی از یک ماده نیمه رساناست، مدارهای کوچکی با استفاده از تکنیک عکاسی پیشرفته ایجاد می شودند. شبکه حاصل، آنقدر کوچک است که برای دیدن اتصالاتش به میکروسکوپ نیاز داریم.
مدارهای انتگره، دیجیتال، مدارهایی هستند که با کمک اعداد با نیروی (دودویی) ۰ و۱ کاربردهای منطقی را ارائه می دهند، مثلاً دریچه های منطقی، مدارهای دوتایی، کنتورها و غیره IC های دیجیتالی،‌ در شناخت سیستم های الکترونیکی در زمینه های کاربرد وسایل سنجش، ارتباط کنترل ها و کامپیوترها، معروفترین مورد به شمار می رودند.

با توجه به هزینه کم و عملکرد عالی IC های دیجیتالی به شکل سیستم تک سنگی (مونولیت) امروزه آنها مبتنی بر تکنولوژی مونولیت مورد استفاده قرار می گیرند. ICهای دیجیتالی، مبتنی بر تکنولوژی دخیل در تولید شان می توانند به دو گروه دو قطبی و MOS تقسیم شوند. این انتخاب به استفاده از دستگاه فعال در تشخیص مدار بستگی دارد. ترانزیستور NPN مهمترین وسیله در ICهای دیجیتالی دو قطبی می باشد. و MOSFETهای P,N کانال با مدار بندی متقارن تکمیلی، در ICهای دیجیتالی MOS عمومیت دارند. لذا قطبیت منطقی ICهای دیجیتالی دو قطب همیشه مثبت است، در حالیکه منطقی ICهای دیجیتالی MOS بسته به پیکربندیشان می تواند مثبت یا منفی باشد.

گروه های دو قطبی: ترانزیستورهای دو قطبی روی تراشه در ICهای دیجیتالی ساخته می شوند. تکنولوژی دو قطبی، بر SSI (تلفیق مقیاس کوچک) و MSI
(تلفیق مقیاس متوسط) ارجعیت دارد زیرا سریع تر است.
گروه های دو قطبی دیگر به شرح زیر هستند:
– I منطق ترانزیستور مقاومتی (RTL): این گروه اولین گروه از خانواده مدارهای منطقی بو که در اوایل دهه ۱۹۶۰ به شکل IC بسته بندی شده این تکنولوژی قدیمی شده و تنها از اهمیت تاریخی برخودار است.

– II منطق ترانزیستور دیور (DTL): این گروه پس از RTL ارائه شده از رزیستورها، دیورها و ترانزیستورها استفاده می‌کند. این تکنولوژی نیز امروزه قدیمی شده است.
– III منطق ترانزیستور – ترانزیستور (TTL): این مورد تقریباً فقط از ترانزیستورها استفاده می‌کند. این تکنولوژی معروفترین تکنولوژی به شمار می رود و عموماً در تراشه های MSI , SSI کارایی دارد. این تکنولوژی در اوایل هه ۱۹۷۰ ارائه شد.
– IV منطق پیوسته یا مزدوج (ECL): این مورد سریع ترین تکنولوژی در گروه Logic (منطقی) است و در کاربردهای سرعت بالا کارایی دارد.
۲- گروه های MOS (نیمه رسانای اکسید نفر) : در این MOSFET , IC ها (ترانزیستورهای تأثیر میدان نیمه رسانا اکسید نفر) به روی تراشه ساخته می شوند. این مورد در LSI (تلفیق مقیاس بزرگ) کارایی دارد زیرا MOSFETهای بیشتری می توانند در یک تراشه مشابه فشرده شوند. گروه های دیگر MOS عبارتند از:
– I MOSFET های P کانال (PMOS): این مورد قدیمی ترین و کندترین نوع تکنولوژی به شمار می رود که درحال حاضر دیگر قدیمی شده است.
II – MOSFET های N کانال (CMOS): در این مورد آرایش کشتی – فشاری

(Pash-Pull) MOSFETهای N,P کانال بوده و در زمانیکه معرف نیروی کم مورد نیاز باشد شدیداً به کار می رود.
منطق اشباع شده و اشباع نشده: مدارهای منطقی که در آنها ترانزیستورها به اشباع می رسند، مدارهای منطقی اشباع شده یا منطقی اشباع شده نامیده می شوند و مدارهای منطقی که از اشباع ترانزیستورهایشان جلوگیری می کنند، منطق اشباع نشده نام دارند. TTL مثالی از منطق اشباع شده است که در آن ECL یک منطق اشباع شده را ارائه می‌دهد. نقطه ضعف منطق اشباع شده به تأخیر زمانی است که در اشباع ترانزیستور رخ می‌دهد. مدارهای منطق اشباع شده سرعتهای راه اندازی یا قطع و وصل پائینی در مقایسه با مدارهای منطق اشباع شده دارند.

ویژگیهای مدار انتگره دیجیتالی
گروههای منطقی مختلف که دارای ویژگیهای مختلفی هستند، لذا ممکن است یک گروه یا خانواده برای یک موقعیت بسیار مناسب باشد، اما اگر گروه دیگر در یک موقعیت دیگر کاری داشته باشد مثلاً در موارد خاص ممکن است مصرف نیروی اندک شرط اولیه باشد، در حالیکه در موارد دیگر سرعت، مد نظر باشد.
ویژگیهای مختلف یک خانواده منطقی به شرح زیرند:
۱- سرعت عملیاتی : سرعت یک دریچه منطقی به زمانی بستگی دارد که بین کاربرد یک سیگنال تا انتهای ورودی و تغییر حاصل در وضعیت منطقی در ترمینال خروجی، سپری می شود. زمان انتقال (طول مدت بالا و پایین رفتن ضربه) و تأخیرهای انتشار مورد توجه قرار می گیرند. هر دوی این زمانها به خروجی یک دریچه منطقی متصل می شوند و بار بیشتر باید توسط آن خروجی کنترل شود. سرعت عملیاتی بالا، معمولاً نیاز و شرط عمده ICهای دیجیتالی است.
۲- ظرفیت ورودی (Fan – in): ظرفیت ورودی یک دریچه منطقی، به تعداد وردیهای (ناشی از مدارهای مشابه) گفته می شود که آن دریچه می تواند به خوبی آنها را کنترل کند.

۳- ظرفیت خروجی : در کل یک مدار منطقی باید چند ورودی منطقی را حرکت دهد. ظرفیت خروجی تعداد ماکزیمم ورودیهای منطقی استانداردی است که یک خروجی می تواند با اطمینان آنها را حرکت دهد. مثلاً یک دریچه منطقی که دارای ظرفیت خروجی ۸ است می تواند ۸ ورودی منطقی استاندار را حرکت دهد. اگر این تعداد بیشتر شود، ولتاژهای سطح منطقی خروجی نمی توانند تضمین شوند.
۴- شرایط و نیازهای نیرو و قدرت : هر IC به میزان نیروی الکتریکی نیاز دارد تا بتواند عمل کند. این نیرو توسط یک یا چند ولتاژ شبکه اصلی متصل به پین نیرو روی تراشه، تأمین می گردد. معمولاً تنها یک ترمینال شبکه اصلی روی تراشه وجود دارد و با VCC برای دستگاههای VDD برای دستگاههای MOS نشان داده می شود. مصرف نیروی کم به مشخصه مطلوب در هر IC دیجیتال به شمار می رود.

۵- مصونیت در برابر پارازیت : میداندهای مغناطیسی و الکتریکی (Stray) می توانند شامل ولتاژهایی روی سیم های اتصال دهنده بین مدارهای منطقی باشند. این سیگنالهای مصنوعی و ناخواسته پارازیت نامیده شده گاهی می توانند منجر به تحریک نادرست سطوح منطقی موجود در مدار شوند. مصونیت در برابر پارازیت یک مدار منطقی به توانایی مدار جهت مقاومت در برابر ولتاژهای پارازیت روی ورودیهایش اطلاق می شود، ارزیابی کمیتی مصونیت در برابر پارازیت، حاشیه پارازیت نامیده می شود. هر چه حاشیه بالاتر باشد مدار منطقی بهتر است.
۶- گستره دمای عملیاتی : ICهای دیجیتالی باید بتوانند در دمایی با گستره ای از ۰ تا ۷۰ درجه برای مصر ف کنندگان و از تا برای کاربردهای نظامی عمل کنند.
مدارهای RTL
این مدارها یک مدار اشباع شده است و فقط ترانزیستورها و رزیستورها را به عنوان اجزای مدار به کار می برد. البته از رزیستورها در ورودی برای هر پایه استفاده می‌کند. این خانواده، مبتنی بر مدار NOR است. نمودار مداری آن در شکل نشان داده می شود.
با فرض اینکه هر دو ترانزیستور در زمانیکه هر دو ورودی پائین هستند، مناسب و ایده آل باشند، هر دو ترانزیستور، خاموش می شوند و خروجی به بالا قرار می گیرد. اگر هر یک از ترمینالهای ورودی یا هر دوی آنها بالا باشند یکی از ترانزیستورها یا هر دوی آنها روشن خواهند شد و خروجی پائین خواهد آمد. مشخص است که خروجی تنها زمانی در منطق ۱ است که هر دو ورودی در منطق باشند. خانواده RTL دارای ویژگیهای زیر است:
-I سرعت پائین
-II ظرفیت ورودی پائین
-III ظرفیت خروجی پائین
-IV شرایط نیروی بالاتر
-V مصونیت در برابر پارازیت
-VI هزینه بیشتر
این تکنولوژی نیز قدیمی شده است.
مدارهای DTL
این مدار نیز یک منطق اشباع شده است و از دیورها، رزیستورها استفاده می‌کند. نمونه مدار در شکل نشان داده می شود.

شکل: مدار DTL شکل: مدار RTL

شکل : دریچه TTLNAND اصلی
مدار منطقی DTL ، دریچه NAND است.
زمانیکه ورودیها به سه دیور، بالا باشند، کار نمی کنند و ترانزیستور، توسط جریان ایجاد شده با VCC از طریق R1 روشن می شود، و خروجی پائین می باشد. اگر هر ورودی یا همه آنها پائین باشند، دیور مربوطه کار خواهد کرد، ترانزیستور خاموش خواهد شد و خروجی نیز بالا خواهد بود. مشخص است که خروجی تنها زمانی پائین است که کلیه ورودیها بالا باشند، این خانواده دارای ویژگیهای زیر هستند. I- سرعت عملیاتی محدود، II- ظرفیت ورودی ۸ ، III- ظرفیت خروجی ۵ ، IV- مصرف نیروی پائین ،‌ V- مصونیت کم در برابر پارازیت ، VI- حساسیت دمای بالا مثبت به ولتاژ آستانه.
طبق مطالب فوق الذکر این تکنولوژی نیز در حال حاضر، قدیمی شده است.

مدارهای TTL
ابزارآلات Texas، منطق ترانزیستور – ترانزیستور (TTL) را ارائه دارد که در سال ۱۹۴۶ گروه دستگاه دیجیتالی دارای موارد استفاده کننده به شمار می رفت. این مورد سریع، گران بوده و استفاده از آ‌ن آسان است. خانواده TTL از تراشه های SSI و MSI متنوعی تشکیل می شود، با کمک آن همه انواع مدارهای سیستم های دیجیتالی می توانند ساخته شوند.
مدار منطقی TTL اصلی، دریچه NAND است. نمودار مدار در شکل نشان داده می‌شوند.
متوجه می شویم که زمانیکه ترانزیستور T1 دارای دو گیرنده است، پس دارای دو انشعاب یا اتصال مبنای گیرنده است که می توانند برای روشن کردن ترانزیستور T1 به کار روند. حداکثر هشت گیرنده می تواند در یک ترانزیستور ورودی چند گیرنده‌ای
در رابطه با دریچه NAND هشت ورودی مورد استفاده قرار گیرد. ویژگی این مدار، آرایش totem – pols ارائه شده توسط ترانزیستورهای T4 , T3 در سمت خروجی مدار می باشد.

حالا نگاهی به عملکرد مدارد می اندازیم. در نمودار مدار، مقاومت R1 و ترانزیستور T1 مثل دریچه AND عمل می‌کنند ترانزیستور T2 مثل یک معکوس کننده عمل می کند، که خروجی ترانزیستور T1 را معکوس می‌کند و از این رو مدار مثل یک دریچه NAND عمل می‌کند. ترانزیستورهای T4 , T3 اتصالات totem – pole را در مرحله خروجی تشکیل می دهند، یا T3 یا T4 در یک زمان روشن می باشد. زمانیکه خروجی، بالا باشد، T3 روشن می شود و زمانیکه خروجی پایین باشد، T4 روشن است. حالا به زمانی توجه کنید که هر دو ورودی B,A بالا هستند. دیورهای گیرنده T1 جریان را متوقف می‌کنند و دیور کلکتورمستقیم می شود. به این ترتیب پایه ترانزیستور T2 بالا می رود و جریان را آغاز می‌کند. لذا یک افت پتانیسل در مقاومت R4 رخ می‌دهد و پایه ترانزیستور T¬۴ اشباع می شود و خروجی پائین را ارائه می‌دهد. به مورد دیگری توجه کنید، زمانیکه هر دو ورودی یا یکی از آنها پائین باشد، پس پایه T1 تقریباً در ۷/۰ قرار می گیرد که ولتاژ پایه T2 را تقریباً تا صفر ولت کاهش می‌دهد. لذا ترانزیستور T2 قطع می شود. ولتاژ پایه T3 بالا می رود و T3 مثل یک زیر سوپاپی (Follwer) گیرنده عمل کرد و خروجی بالا را ارائه می‌دهد.
کاربرد دیور D1 عبارت است از جلوگیری از جریان اندک T3 در زمانیکه خروجی پائین است. افت ولتاژ در دیور D1 ، موجب با پاس معکوس دیور گیرنده T3 می شود و بنابراین تنها T4 در شرایط خروجی پائین جریان دارد.

این فقط قسمتی از متن مقاله است . جهت دریافت کل متن مقاله ، لطفا آن را خریداری نمایید
word قابل ویرایش - قیمت 8700 تومان در 30 صفحه
87,000 ریال – خرید و دانلود
سایر مقالات موجود در این موضوع
دیدگاه خود را مطرح فرمایید . وظیفه ماست که به سوالات شما پاسخ دهیم

پاسخ دیدگاه شما ایمیل خواهد شد