بخشی از مقاله
*** این فایل شامل تعدادی فرمول می باشد و در سایت قابل نمایش نیست ***
طراحی اسیلاتور حلقوی جدید برای کاربردهای با کارایی بالا در 65nm تکنولوژی CMOS
چکیده
در این مقاله یک اسیلاتور حلقوی هفت طبقه با توان مصرفی بهینه شده و قابلیت نویزفاز مطلوب، برای کاربردهای فرکانس های بالا در حلقه های قفل فاز طراحی و پیاده سازی شده است. برای طراحی این اسیلاتور حلقوی از یک سلول ابتکاری جدید با ساختار بهینه شده و با قابلیت بالا استفاده گردیده است. مدار پیشنهادی با استفاده از ساختار سلول گیلبرت بصورت دیفرانسیلی و با بار فعال پیاده سازی شده است. در این مقاله از تکنیکهای متفاوت طراحی از جمله سایزبندی صحیح ترانزیستورها و ترانزیستور نوع Pmos به عنوان بار فعال استفاده کرده ایم و ساختار جدیدی برای سلول تاخیر ارائه نموده ایم، در نتیجه مقدار توان مصرفی اسیلاتور حلقوی پیشنهادی بهینه شده است. همچنین قابلیت و ضریب شایستگی مدار تا حد خیلی خوبی افزایش یافته است. برای شبیه سازی اسیلاتور پیشنهادی از نرم افزارهای H-Spice و Matlab استفاده شده است. این اسیلاتور در تکنولوژی 65 نانومتر شبیه سازی شده است و در فرکانس مرکزی 25GHz دارای نویز فاز -137.6 dBc/Hz ، توان مصرفی 2.49 mW و ضریب شایستگی -221.6 dBc/Hz می باشد.
کلمات کلیدی
حلقه قفل فاز، اسیلاتور کنترلشده با ولتاژ، اسیلاتور حلقوی، نویز فاز
(I معرفی
در سال های اخیر استفاده از مدارهای مجتمع فرکانس بالا در ارتباطات مخابراتی بی سیم در معرض توجه قرار گرفته است. اسیلاتور کنترل شده با ولتاژ از بلوک های سازنده در مدارهای آنالوگ و دیجیتال است و نقش مهمی در حلقه های قفل فاز بر عهده دارد.اسیلاتور کنترل شده با ولتاژ در سیستم های الکترونیکی متعددی از جمله ترکیب کننده های فرکانسی1، حلقه های قفل فاز، سیستم های ارتباطات مخابراتی، گیرنده و فرستنده استفاده می شود.
حلقه قفل فاز2 یک عنصر کلیدی در بسیاری از سیستمهای سرعت بالا است که اساس زمان بندی برای کارکردهایی نظیر کنترل کلاک، بازیابی دیتا3 و همزمان سازی4 را فراهم میکند[1] و.[2] یک سیستم همزمان سازی، برای پیادهسازی به حلقه قفل فاز نیاز دارد. برای کاربردهای با کارائی بالا لازم است که اسیلاتور کنترل شده با ولتاژ طراحی شده دارای سرعت بالا، نویز فاز ناچیز، توان مصرفی ناچیز باشد. همچنین سطح بسیار کوچکی بر روی چیپ اشغال کند.
شکل -1 بلوک دیاگرام حلقه قفل فاز و اجزا آن
اسیلاتورهای کنترل شده با ولتاژ می تواند اسیلاتور LC یا اسیلاتور حلقوی باشد. از معایب اسیلاتور های LC این است که به علت استفاده از القاگر در ساختار آن، سطح زیادی بر روی چیپ اشغال می کند، این در حالی است که اسیلاتور های LC کارائی نویزفاز5 بهتری نسبت به اسیلاتورهای حلقوی دارند. از این رو امروزه برای داشتن سطح ناچیز بر روی چیپ از اسیلاتور های حلقوی استفاده می شود. اسیلاتور حلقوی محدوده تنظیم6 گسترده ای نسبت به اسیلاتورهای LC دارد. برای اصلاح و بهبود کارائی اسیلاتور حلقوی از روش های مختلفی همچون سایزینگ ترانزیستورها استفاده می شود. بلوک دیاگرام حلقه قفل فاز در شکل (1) نشان داده شده است. با توجه به شکل (1) ، یک حلقه قفل فاز از اجزائی نظیر آشکار ساز فاز، فیلتر، تقویت کننده، اسیلاتور کنترل شده با ولتاژ و تقسیم کننده فرکانسی7 تشکیل شده است. در این مقاله اسیلاتور کنترل شده با ولتاژ از توپولوژی تفاضلی استفاده کرده است. این اسیلاتور از هفت طبقه اسیلاتور حلقوی کنترل شده با ولتاژ تشکیل شده است به طوری که دارای سرعت بالا، توان مصرفی ناچیز، نویز فاز ناچیز است.
در طراحی اسیلاتورهای حلقوی از اصل بارکهاوزن استفاده می شود. طبق اصل بارکهاوزن نخستین معیار برای نوسان در اسیلاتورها شیفت فاز
مناسب به اندازه است که هر طبقه به اندازه در شیفت فاز سهم دارد. دومین معیار برای نوسان کردن این است که اندازه بهره حلقه بزرگ تر از 1 باشد[3]،.[4] برای اینکه اسیلاتور حلقوی بتواند نوسان کند حداقل سه طبقه مورد نیاز است[3]،.[4]
عوامل متعددی که کارائی اسیلاتور حلقوی را تحت تاثیر قرار می دهد شامل توان مصرفی، نویزفاز ، نویز ، ولتاژ تغذیه، اعوجاج، فرکانس نوسان و...
است و باید بین یک پارامتر با پارامتر های دیگر مصالحه8 برقرار باشد. این پارامترها در بهینه سازی باید مورد توجه قرار گیرند. محاسبه دقیق فرکانس نوسان سازی نیز از فاکتورهای مهم در طراحی اسیلاتورها است.
(II ساختار اسیلاتور حلقوی کنترل شده با ولتاژ
اسیلاتور حلقوی کنترل شده با ولتاژ تفاضلی توانایی تنظیم بهره در ولتاژ تغذیه را دارد. سوئینگ ولتاژ خروجی اسیلاتور به ولتاژ تغذیه آن بستگی دارد. در توپولوژی تفاضلی مد مشترک، نویز را حذف می کند و باعث می شود خروجی در برابر نویز ایمن باشد. از دیگر مزایای استفاده از توپولوژی تفاضلی این است که، کنترل تاخیر در سلول های تاخیر آسان است، می تواند از تعداد سلول های تاخیر زوج یا فرد استفاده کند و امنیت بالایی در برابر اختلالات منبع تغذیه دارد.[6]
برای داشتن یک اسیلاتور با فرکانس بالا بایستی تاخیر موجود در سلول تاخیر9 را تا حد امکان کاهش دهیم. با کاهش توان مصرفی، افزایش کارائی نویز فاز و افزایش گستره تنظیم می توانیم یک اسیلاتور حلقوی با کارائی بالا در فرکانس های بالا داشته باشیم. بلوک دیاگرام اسیلاتور حلقوی
کنترل شده با ولتاژ N طبقه با توپولوژی تفاضلی در شکل (2) نشان داده شده است. این طبقه ها بصورت کاسکودی به هم متصل شده اند و خروجی آخرین طبقه از طریق حلقه فیدبکی بصورت معکوس به ورودی اولین طبقه متصل شده است. سلول های تاخیر در این طبقه ها کاملا یکسان است.
شکل -2 اسیلاتور حلقوی N طبقه با ساختار تفاضلی
معماری های متنوعی توسط محققین برای اسیلاتور کنترل شده با ولتاژ پیشنهاد شده است. سلول تاخیر[2] از محدوده تنظیم خوبی برخوردار است اما کارائی نویزفاز و توان مصرفی آن قابل قبول نیست. اسیلاتور طراحی شده در[5] فرکانس قابل قبولی دارد اما محدوده تنظیم آن ناچیز است. مدار پیشنهادی[9] نویزفاز خوبی دارد اما فرکانس ناچیزی دارد. ما سعی می کنیم مصالحه خوبی بین نویز فاز با دیگر پارامترهای تاثیر گذار بر کارائی اسیلاتور برقرار نمائیم. فرکانسی که اسیلاتور حلقوی در آن نوسان پیدا می کند توسط رابطه (1) محاسبه می شود.
در این معادله N تعداد فردی طبقه معکوس کننده است. با توجه به معادله فوق برای افزایش فرکانس باید تعداد طبقه ها کم و td ناچیز باشد. در این صورت فرکانس اسیلاتور افزایش می یابد.
(III اسیلاتور کنترل شده با ولتاژ پیشنهادی
در این مقاله یک اسیلاتور حلقوی کنترل شده با ولتاژ هفت طبقه با توپولوژی تفاضلی برای فرکانس های بالا پیشنهاد می شود. سلول تاخیر پیشنهادی برای این اسیلاتور حلقوی در شکل (3) نشان داده شده است. در این شکل، MC ولتاژ بایاس را به جریان تبدیل می کند. در واقع این ترانزیستور یک منبع جریان است. این جریان برابر با مجموع جریان سورس ترانزیستورهای M1-M4 است. در اکثر فناوریهایCMOS ساخت مقاومت هایی با مقدار دقیق و با اندازه های معقول فیزیکی دشوار است. یک ترانزیستور MOSFET اگر گیت و درین آن به هم اتصال کوتاه شوند، در حالت سیگنال کوچک می تواند بصورت یک مقاومت دو پایانه ای عمل کند. این ترکیب افزاره دیودی نامیده می شود. در شکل((3، M5 و M6 افزاره های دیودی هستند و بصورت یک مقاومت عمل می کنند.
شکل -3 سلول تاخیر
(IV شبیه سازی اسیلاتور حلقوی
شبیه سازی مدار اسیلاتور با استفاده از نرم افزار H-Spice انجام شده است. به ازای ولتاژ تغذیه 1.1 ولت شکل موج خروجی های تفاضلی سلول تاخیر در شکل (4) نشان داده شده است. در این حالت فرکانس سلول تاخیر 25 گیگا هرتز است.
شکل -4 شکل موج خروجی سلول تاخیر
اسیلاتور حلقوی پیشنهادی با استفاده از تکنولوژی 65nm فرکانس بالا شبیه سازی شده است. شکل موج خروجی حاصل از شبیه سازی اسیلاتور حلقوی هفت طبقه با استفاده از نرم افزار H-spice در شکل((5 نشان داده شده است. فرکانس این اسیلاتور 25GHz است. نتایج شبیه سازی اسیلاتور حلقوی پیشنهادی در جدول (1) مشاهده می شود.
جدول -1 نتایج شبیه سازی اسیلاتور حلقوی پیشنهادی
