بخشی از مقاله
چکیده
در این مقاله، یک مقایسه کننده نشانه 40 بیتی با تاخیر و توان مصرفی کم برای استفاده در ریزپردازندههای 64 بیتی پیشنهاد میشود. در مقایسه کننده نشانه پیشنهادی برای کاهش توان مصرفی از مقایسه جریان شبکه پایینکش با جریان مرجع استفاده شده است تا میزان هدایت ترانزیستور نگهدارنده کنترل شود. بدین طریق تنازع بین شبکه پایینکش و ترانزیستور نگهدارنده کاهش مییابد و تاخیر و توان مصرفی کم میگردد.
همچنین با بکارگیری ترانزیستور در حالت دیودی جریان شبکه پایین کش کاهش یافته است.مقایسه کنندههای نشانه با استفاده از نرم افزار HSPICE در تکنولوژی CMOS 90 نانومتر و ترانزیستورهایی با ولتاژ آستانه کم - LVT - شبیه سازی شدند. نتایج شبیه سازی برای مقایسه کنندههای نشانه 40 بیتی نشان میدهند که تحت مصونیت در برابر نویز یکسان، تاخیر و توان مصرفی در مقایسه کننده نشانه پیشنهادی به ترتیب %15 و %18 نسبت به مقایسه کننده نشانه استاندارد کاهش یافته است.
مقدمه
برای رسیدن به عملکرد بالا با استفاده از موازی سازی در سطح دستورالعمل و استفاده از محلی بودن - locality - ارجاعها به حافظه، بکارگیری حافظه های نهان بزرگ ضروری است تا بتوان مسیرهای داده چندین واحد پردازش را از نظر برداشت و ذخیره سازی داده در پردازنده های جدید پشتیبانی کرد. با این وجود رشد چشمگیر قطعات داخل تراشه باعث افزایش انرژی مصرفی می شود. بنابراین توان تلفاتی قطعات حافظه مانند حافظه های نهان بطور شگرفی با نسلهای جدید تکنولوژیها افزایش می یابد.کاهش توان مصرفی مخصوصا برای وسایل قابل حمل - بدلیل تاثیر مستقیم توان روی عمر باتری - به یک موضوع مهم تبدیل شده است.
بنابراین برای اینکه توان مصرفی بطور چشمگیری کم شود لازم است قطعاتی که بیشترین سهم در توان مصرفی ریزپردازنده ها دارند مشخص شوند. حافظه های نهان از جمله قطعاتی هستند که توان قابل توجهی را مصرف می کنند. در پردازنده آلفا 21364، حافظه نهان داخل تراشه با 128 KB ظرفیت، 15% از کل توان را مصرف می کند - Gowan et . - al, 1998 حافظه های نهان داخل تراشه پردازنده - Santhanam et al, 1998 - ARM SA 110 و واحد پردازنده مرکزی با فرکانس - Jouppi et al, 1993 - 300 MHZ که به ترتیب 43% و 50% از کل توان را مصرف می کنند مثالهای دیگری هستند و نشان دهنده سهم زیاد حافظه های نهان در توان مصرفی کل پردازنده ها می باشند.
در بین انواع مختلف حافظه های نهان، حافظه های نهان تداعیگر با حافظه آدرس پذیر براساس محتوا - CAM - برای ذخیره نشانه ها دارای کمترین نرخ باخت می باشند زیرا هر مکان در حافظه نهان می تواند هر یک از کلمات حافظه اصلی را در هر جایی از زیربانکهای حافظه نهان ذخیره کند و سپس در صورت نیاز بازیابی کند. اما اکثر انرژی مصرفی در این نوع از حافظه های نهان صرف مقایسه نشانه موجود در ثبات آدرس و نشانه های موجود در حافظه CAM حاوی نشانه ها می شود بدین ترتیب بیشتر توان در مقایسه کننده های نشانه مصرف می شود.
از سوی دیگر، حافظه های نهان با نگاشت مستقیم برخلاف نوع قبل، کمترین توان مصرفی و بالاترین نرخ باخت را دارند. بنابراین مصالحه ای بین نرخ باخت و توان مصرفی وجود دارد. با توجه به مطالب ذکر شده، مقایسه کننده های نشانه که از گیتهای عریض استفاده می کنند از منابع عمده توان مصرفی در پردازنده های مدرن خواهند شد. سازمان دهی حافظه نهان با استفاده از حافظه CAM برای ذخیره نشانه و مدار سلول CAM به ترتیب در شکل 1 و شکل 2 نشان داده شده است.بلوک دیاگرام حافظه نشانه و مقایسه کننده نشانه 40 بیتی آن در شکل 3 نشان داده شده است که با استفاده از گیتهای XOR دو ورودی و گیت 40 OR ورودی پیاده سازی میشوند .
سیگنال باخت1صفر شود.
برای مقایسه 40 بیت نشانه، یک گیت AND-OR با 80 ورودی لازم است که 80 شاخه موازی دارد زیرا هر گیت XOR با دو ورودی از دو شاخه موازی تشکیل شده است. از آنجائیکه سرعت موضوع حیاتی است، مقایسه همه نشانهها بطور موازی انجام میشود که منجر به افزایش توان مصرفی میشود. اگر انطباقی یافت شده و سیگنال برد - Hit signal - - که متمم سیگنال باخت حافظه نهان است - تولید شود، کلمه داده مرتبط با نشانه از SRAM داده خوانده میشود تا مورد استفاده ریزپردازنده قرار گیرد. در غیر این صورت با استفاده از سیاستهای مربوط به جایگزینی - مانند - LRU یک ردیف از حافظه نهان جایگزین میشود.
طرحهای متداول مقایسه کننده نشانه بطور گسترده بوسیله مدارهای دومینو با درون دهی بالا پیاده سازی می شوند. برای مقایسه 40 بیت نشانه، یک گیت AND-OR با 80 ورودی لازم است که 80 شاخه موازی دارد زیرا هر گیت XOR با دو ورودی از دو شاخه موازی تشکیل شده است. مقایسه کننده نشانه 8 بیتی که با استفاده از دومینو استاندارد بدون ترانزیستور پایه - 2 - SFLDپیاده سازی شده است در شکل 4 نشان داده شده است.
