بخشی از مقاله
چکیده
حافظه های SRAM در کاربرد های فراوانی همانند حافظه های کش - Cache - و به طور کلی حافظه های نزدیک به CPU مورد استفاده قرار می گیرند. طراحی این حافظه ها و توجه به پارامترهای مهم و اساسی این حافظه ها به دلیل کاربرد فراوان، بسیار مهم می باشد. سلول 7 ترانزیستوری ارائه شده در این مقاله، دارای دو مسیر متفاوت برای عملیات خواندن و نوشتن است که باعث افزایش قابل توجه پارامتر RSNM شده است.
این سلول با فضای اشغالی مناسب و در تکنولوژی PTM 65nm CMOS شبیه سازی شده است. بر اساس نتایج شبیه سازیهای انجام شده در نرم افزار Hspice ، پارامتر RSNM در سلول پیشنهادی به اندازه 2.1X نسبت به سلول 7 ترانزیستوری بهبود یافته است . همچنین با انتخاب سایز نامتقارن برای ترانزیستورهای باالکش و پایین کش و اعمال بایاس بدنه به ترانزیستور دسترسی، پارامتر WM0 به اندازه 1.11X بهبود یافته است. در نهایت مصرف توان استاتیک سلول پیشنهادی به میزان 7.61X نسبت به بهترین سلول 7 ترانزیستوری قبلی کاهش یافته است.
-1 مقدمه
حافظه های SRAM از یک سلول حافظه با فیدبک داخلی مثبت برای ذخیره داده مورد نظر استفاده میکنند. این نوع از حافظه دارای چگالی باالتر نسبت به فلیپ فالپ ها و همچنیین سیرعت بیاالتر و اسیتفاده از مدارهای جانبی کمتر نسبت به حافظه های DRAM میباشند که بیه طور گسترده در کاربردهایی همانند حافظه های کش و بیه طیور کلیی حافظه های نزدیک به CPU مورد استفاده قرار میگیرند.[1-3] کاربرد فراوان SRAM ها در بسیاری از سیستم های دیجیتال باعث شیده تیا پیاده سازی آن ها در کنار مدارهای دیگر بیه ویورت مجتمیك یکیی از اولی ترین راهکارهیای اسیتفاده از مزاییای کیاهش چگیالی در سی مداری باشد که این امر نیاز به دقت فراوان در طراحیی SRAM هیا را مهم کرده است.
سلول 6 SRAM ترانزیستوری، ساختار پاییه و اسیتاندارد حافظیه های SRAM است. همان طور که در شکل - 1 - مشیخ اسیت، ایین سلول از دو معکوس کننده پشت بیه پشیت - M2,M3,M5,M6 - و دو ترانزیستور دسترسی - M1,M4 - استفاده میکنید. دو معکیوس کننیده که به وورت پشت به پشت متصل شده است، وظیفه نگه داری داده را با ایجاد یک فیدبک مثبت بر عهده دارد. عملیات های نوشتن و خواندن در این سلول از یک مسیر و از طریق ترانزیستورهای دسترسیی انجیام میگیرد. دو خط BL و BLB برای نوشیتن مقیدار میورد نظیر در مید نوشتن و برای خواندن مقدار ذخیره شده در مد خواندن استفاده میی-شود. از WL نیز برای کنترل ترانزیستورهای دسترسی اسیتفاده شیده که در مد های نوشتن و خواندن فعال و تنها در مد نگه داری غیرفعیال است.
در سلول هیای SRAM دو پیارامتر پاییداری سیلول در فراینید خواندن و قابلیت نوشتن بر روی سلول بایستی تا جای ممکین تقوییت شوند. بنابراین در هنگام طراحی سلول، پهنای ترانزیستورها به گونه ای باید انتخاب شود که هر دو پیارامتر حاشییه نیویز اسیتاتیک و حاشییه نوشتن در س قابل قبولی باشد . در وورتی که در این سلول به دلیل اینکه مسیرهای نوشتن و خواندن یکسان است، بهبود یکی از پارامتر ها باعث تضعیف پارامتر دیگر شده و هر دو پارامتر را نمی تیوان همزمیان بهبود بخشید. همچنین در سیلول 6 ترانزیسیتوری در طیول عملییات خواندن به دلیل اتصال گیره هیای Q و QB بیه خ یو BL و BLB امکان تغییر وضعیت داده ذخیره شده در سلول زییاد اسیت و احتمیال دارد مقدار ذخیره شده در سلول بعد از عملیات خواندن تغییر کند.
شکل - 2 - ساختار سیلول 7 ترانزیسیتوری [5] را نشیان مییدهید. ساختار سلول 7 ترانزیستوری مشابه با سیلول 6 ترانزیسیتوری بیوده و فقط ترانزیسیتور - - M7 کیه بیین گیره هیای QB و Q2 قیرار دارد، در مقایسه با سلول 6 ترانزیستوری اضافه شده است. عملییات نوشیتن در این سلول از یک سمت و از طرییق ترانزیسیتور دسترسیی M1 و خیط BLB انجییام میییشییود. ترانزیسییتور M7 در عملیییات نوشییتن توسییط سیگنال W غیرفعال و ق ك است. در واقك ساختار دو معکیوس کننیده پشت به پشت شکسته شده است و عملیات نوشتن راحیت تیر ویورت میپذیرد.
عملیات خواندن کامال شبیه سلول 6 ترانزیستوری بوده که از دو طرف و از طریق ترانزیستورهای دسترسی M1 و M4 و فعال کردن دو سیگنال WL و R انجام میشود. در ایین عملییات ترانزیسیتور M7 فعییال و روشیین اسییت. همچنییین در اییین سییلول هماننیید سییلول 6 ترانزیستوری همان طور که گفته شد، در طول عملیات خواندن امکیان تغییر وضعیت مقدار داده ذخیره شده در سلول وجود دارد.
این سلول به خاطر وجود ترانزیستور M7 دارای دو مسیر متفیاوت و نامتقارن برای خواندن است. در حالت Q='0' مسییر خوانیدن شیامل ترانزیسییتورهای M2 و M4 میییباشیید کییه کییامال شییبیه سییلول 6 ترانزیسیییتوری اسیییت. در حالیییت Q='1' مسییییر خوانیییدن شیییامل ترانزیستورهای M3، M7 و M1 می باشید کیه ییک مسییر بیرانیی و متفاوت از حالیت قبلیی اسیت. بیرای بهبیود ایین موضیوع، سیایزهای ترانزیستور ها را به وورت نیا متقیارن داده و ترانزیسیتور M7 را دارای بیشترین سایز است. همچنین این سلول بیا اضیافه کیردن ترانزیسیتور M7 فقط عملیات نوشتن و حاشیه نوشیتن را بهبیود بخشییده و بیرای بهبود عملیات خواندن و حاشیه نویز استاتیک خوانیدن کیاری بیر روی مدار انجام نداده است. عیالوه بیراین در ایین سیلول هماننید سیلول 6 ترانزیستوری مسیرهای عملیات خواندن و نوشتن یکسان است.
شکل - - 3 ساختاری دیگر از سیلول 7 ترانزیسیتوری [6] اسیت. در این سیاختار عملییات خوانیدن از طرییق خیط BL و ترانزیسیتور M1 وورت می گیرد. در زمان نوشتن مقدار من قی یک بر روی سلول، هیر دو ترانزیستور M3 و M7 توسیط ویفر شیدن خ یو RWL و FCS خاموش است و از طریق یک شدن خط BL مقدار من قی یک بر روی سلول نوشته میشود. در طیول نوشیتن مقیدار من قیی ویفر بیر روی سلول، هر دو ترانزیستور M3 و M7 روشن است و از طرییق خیط BL مقدار وفر بیر روی سیلول نوشیته مییشیود. بیرای عملییات خوانیدن ترانزیستورهای M1 و M3 خاموش است و عملیات خوانیدن از طرییق خط BL و ترانزیستور M7 انجام میشود.
-2-1 حالت نگه داری
در اییین حالییت ترانزیسییتور دسترسییی M1 توسییط سیییگنال WWL - WWL='0' - غیرفعال شده و خط WBL نیز بیه زمیین - WBL='0' - متصل شده اسیت. همچنیین مسییر خوانیدن توسیط سییگنال RWL - RWL='0' - ق ك شده و خط RBL به زمین - RBL='0' - متصل شده است. بنابراین در ایین حالیت هماننید سیلول 6 ترانزیسیتوری، سیلول پیشنهادی فقط شامل دو معکوس کننده پشت به پشت است کیه داده ذخیره شده در سلول را توسط فیدبک مثبت به وجود آمده، نگیه داری میکند.
-2-2 عملیات خواندن
در عملیات خواندن، ترانزیستور دسترسی M1 با زمین کردن سییگنال - WWL='0' - WWL ق یك اسییت. همچنییین خییط WBL بییه زمییین متصل شده است. پس از ق ك شدن مسیر نوشیتن از سیلول، بیا شیارژ کردن خیط RBL بیه VDD و فعیال کیردن ترانزیسیتور M7 توسیط سیگنال - RWL='1' - RWL مسیر خواندن را فعال مییکنییم. همیان طییور کییه در شییکل - 5 - مشییخ اسییت، عملیییات خوانییدن توسییط 6 ترانزیستور M2-M7 انجام میشود.
با فعال کردن ترانزیستور M7 و شارژ کردن خط RBL به VDD ، در وورتی که ترانزیستور M6 فعال شود، خط RBL دشارژ مییشیود. در غیر این وورت، این خط بر روی مقدار VDD بیاقی مییمانید. اگیر مقدار ذخیره شده در سلول Q='0' باشد، مقیدار گیره QB='1' اسیت. بنابراین ترانزیستور M6 متصل و فعال شده و بین خط RBL و زمیین مسیری به وجود آمده و خط RBL دشارژ میشود. اگر مقیدار ذخییره شده در سلول Q='1' باشد، مقدار گره QB='0' است و ترانزیستور M6 ق ك است. بنابراین مسیری بین خط RBL و زمیین وجیود نداشیته و خط RBL بر روی مقدار خودش که VDD اسیت، بیاقی مییمانید. در نتیجه توسط دشارژ یا عدم دشیارژ شیدن خیط RBL بیه مقیدار داده ذخیره شده در سلول دست پیدا میکنیم.
همان گونه که در شکل - - 5 مشخ است، در این سلول مسیرهای خواندن و نوشتن کامال از هم جدا است. بنابراین مقدار گره Q که داده ذخیره شده در سلول است، در طول عملیات خوانیدن تغیییر وضیعیت نمیدهد و ولتاژ آن افت نمیکند. بنابراین مشکل امکیان تغیییر مقیدار داده ذخیره شده سلول در طول عملیات خواندن، در سلول پیشینهادی وجود ندارد. در نتیجه ساختار این سلول باعث بهبیود پیارامتر حاشییه نویز استاتیک میشود.
-2-3 عملیات نوشتن
در عملیات نوشتن خط RBL به زمین - RBL='0' - متصل شده اسیت. با غیر فعال کردن ترانزیستور M7 توسط سیگنال - RWL='0' - RWL مسیر خواندن از سلول ق ك شده است . همان طیور کیه در شیکل - 6 - مشخ می باشید، عملییات نوشیتن توسیط 5 ترانزیسیتور M1-M5 انجام میشود. برای نوشتن مقدار من قی وفر بر روی سلول، خیط WBL را بیه زمین - WBL='0' - متصل میکنیم. پس از آن توسط سیگنال WWL - WWL='1' - ترانزیستور دسترسی M1 را جهت نوشتن مقدار من قی مورد نظز فعال میکنیم. بنابراین با کاهش ولتاژ گره Q و به سمت وفر رفتن آن، ترانزیستور M5 روشن شده و گره QB را به سمت ییک میی برد. در نتیجه ترانزیستور M2 روشن شده و مقدار Q را هرچه بیشتر به سمت وفر سوق میدهد. بنابراین مقدار من قی ویفر بیر روی سیلول نوشته میشود.
