بخشی از مقاله
چکیده
در این پژوهش، با هدف دست یابی به منطقی نوین در خانواده های دینامیک و بررسی کارایی آن در مدارات پایه ای یجیتال - برای مثال جمع کننده های 10بیتی - به طراحی و شبیه سازی پرداخته شد. در شبیه سازی های انجام شده از نرم افزار HSPICE و تکنولوژی 0/18میکرومترCMOS استفاده گردید. در این تحقیق یک تکنیک جدید بر ای کاهش توان مصرفی برای مدارهای منطق دومینو ارائه شد که در مدار پیشنهادی یک بافر استفاده گردید که موجب کاهش مصرف توان در مقایسه با منطق دومینوی معمولی شد. در واقع مدار پیشنهادی مصرف توان پایین و تأخیر کمتری نسبت به مدار منطق دومینوی قبلی دارد. سپس یک جمع کننده با استفاده از منطق پیشنهادی طراحی گردید که نتایج حاصل از آن حاکی از توان مصرفی پایین تر نسبت به مدارهای جمع کننده قبلی بود.
-1 مقدمه
واحد جمع کننده پر کاربردترین و پایه ترین واحد در طراحی سیستمهای دیجیتال محاسبه گر از قبیل جمع ،تفریق ،ضرب ، تقسیم و می... باشد.توان به عنوان یک محدودیّت طراحی اوّ لیه مدارهای جمع کننده می باشد. با پیشرفت تکنولوژی ، توان و سرعت بالاتر نگرانی عمده سیستم های جمع بسیار فشرده 4 می شود .جمع کننده ها از اجزای بسار مهّم در کاربردهای محاسباتی به شمار می روند و بهبود ساختار آنها، ارتقای کلی عملکرد سیستم را به دنبال خواهد داشت. کاهش مصرف تمام جمع کننده موجب کاهش مصرف ALU می شود.
بنابراین امروزه طراحی جمع کننده با ویژگی توان مصرفی پایین بیشترین محبوبیت را دارا ست. با توجه به رشد روز افزون ادوات الکترونیکی بی سیم و قابل حمل و نیاز به طراحی مدارهای مجتمع بسیار فشرده با عملکرد بالا و توان کم، طراحی های جدیدو مبتکرانه بسیاری در این زمینه جهت پیاده سازی این ساختار، صورت گرفته است.
برای طراحی مدارهای سرعت بالا از منطق دینامیک استفاده می شود. این منطق تعداد ترانزیستورهای مورد نیاز در طراحی را کاهش می دهد. کاهش در تعداد ترانزیستورها منجر به کاهش قابل توجّهی در مساحت تراشه افزاره در مقایسه با منطق CMOS استاتیک می شود. اما عیب اصلی این منطق مصرف توان اضافی ناشی از فعالیّت کلید زنی کلاک می باشد.
همچنین این منطق نیاز به اینورتر در خروجی دارد تا از توزیع بار در خروجی جلوگیری نماید. برای کاهش توان مصرفی مدار منطق دینامیک راهکارهایی از قبیل ترکیبی از مدار استاتیک- دینامیک، استفاده از دو منبع ولتاژ، و دو ولتاژ آستانه در مقالات پیشنهاد شده است.در این پژوهش برای بهبود مصرف توان از یک منطق جدید که منطق 5FTL نامیده می شود پیشنهاد شده است.
