بخشی از پاورپوینت

اسلاید 1 :

طراحی و پیاده سازی جمع کننده سرعت بالای Carry Select Adder

اسلاید 2 :

مقدمه
جمع کننده ها نقش بسیار اساسی در پیاده سازی پردازشهای دیجیتال ایفا می کنند. با گسترش فناوری های محاسباتی و نیاز روز افزون به پردازنده هایی با سرعت بالا تر، چگونگی پیاده سازی جمع کننده هایی که ضمن ارائه سرعت بالا، هزینه پیاده سازی کمتری نیز داشته باشند، بطور ویژه مورد توجه قرار گرفت. در این زمینه طرح های متنوعی ارائه شد که هر کدام از آنها دارای محاسن و معایبی نسبت به دیگر جمع کننده ها بودند. در این میان جمع کننده هایCarry Select Adder به عنوان یکی از جمع کننده های با سرعت بالا و هزینه کم شناخته می شود. از اینرو پژوهش های زیادی جهت بهینه سازی و اصلاح این جمع کننده انجام شده است. در این ارائه به بررسی نتایج برخی از بهینه سازی های صورت گرفته بر روی آن که در مقاله ای در فوریه 2015 در نشریه "International Journal of Engineering Research & Technology (IJERT)" با عنوان "Design and Implementation of High Speed Carry Select Adder" ارائه شده می پردازیم.

اسلاید 3 :

معرفی پژوهش
این پژوهش به توضیحاتی پیرامونCarry Select Adder (CSLA) می پردازد. سپس پیاده سازی های مختلفی از این جمع کننده با استفاده ازBinary To Excess-1 Converter (BEC) و Common Boolean Logic (CBL) معرفی می کند. در ادامه ساختار واحد منطق ریاضی (ALU) ارائه می شود و به شبیه سازی با ابزار شبیه سازیMicrowind پرداخته می شود. نتیجه شبیه سازی در پایان کار ارائه می شود.

اسلاید 4 :

معرفی Carry Select Adder
این جمع کننده از دو واحد مستقل تشکیل شده است. هر واحد عملیات جمع را به طور موازی اجرا می کند. یک واحد با فرض (Cin=0) و واحد دیگر با فرض اینکه (Cin=1) عمل می کنند. هنگامی که کری ورودی مشخص شد، جمع صحیح به سادگی با استفاده از مالتی پلکس 2 به 1 انتخاب می شود. جمع کننده های مبتنی بر این روش در عملکردهای محاسباتی سریع استفاده می شود.

اسلاید 5 :

شمارش گیت های مورد نیاز برای CSLA چهار بیت
Gate Count=136(FA+MUX)
Full adder=104(13*8)
Mux=32(4*8)

اسلاید 6 :

جمع کننده CSLA با استفاده از مبدل BEC
در این جمع کننده، بلوکی که (Cin=1) را فرض می کند با یک مبدل اضافه 1 BEC (Binary to Excess-1) جایگزین می شود. هنگامی که کری ورودی مشخص شد، جمع صحیح به سادگی با استفاده از مالتی پلکس 2 به 1 انتخاب می شود. استفاده از این روش به دلیل جایگزینی یک بلوک از جمع کننده ها با مبدل BEC تعداد کمتری المان (سطح سیلیکونی) خواهد داشت.

اسلاید 7 :

شمارش گیت های جمع کننده BEC چهار بیت
GATECOUNT=92 (FA+MUX+NOT+OR)
FA=52(13*4)
MUX=32(8*4)
NOT=4(4*1)
OR=4(1*4)

اسلاید 8 :

جمع کننده CSLA با استفاده از منطق جبر بول CBL
در این جمع کننده، ابتدا با استفاده از منطق جبر بول (جدول صحت) حالتهای مورد نیاز شناسایی می شوند، سپس برای ایجاد حالتهای مختلف از گیت های AND, OR و XOR به جای جمع کننده های ریپل استفاده می شود و در نهایت با استفاده از مالتی پلکسر خروجی صحیح انتخاب می شود.

اسلاید 9 :

شمارش گیت های جمع کننده CBL چهار بیت
GATECOUNT=88(FA+MUX+AND+NOT+EXOR)
FA=52(13*4)
MUX=20(5*4)
AND=3(3*1)
NOT=1(1*1)
EXOR=12(3*4)

اسلاید 10 :

ساختار ALU پیشنهادی
گیت های مورد استفاده در CSLA پیشنهادی عبارتند از:
از گیت های AND و EX-OR به عنوان Half Sum Generator (HSG) استفاده می شود.
از گیت های OR و AND به عنوان Carry Generator (CG) و همچنین در Carry Selector (CS) استفاده می شود.
سپس از EX-OR به عنوان تولید کننده مجموع کامل full sum generator (FSG) استفاده می شود.

اسلاید 11 :

شمارش گیت های ALU پیشنهادی
GATE COUNT =60( EXOR+AND+OR)
EXOR=8(8*2)
AND=16(16*1)
OR=12(12*1)

اسلاید 12 :

ابزار شبیه سازی Microwind
Microwind ابزاری شبیه سازی برای طراحی IC در سطح توصیف فیزیکی (physical description level) است. در microwind ، IC با استفاده از نمودار stick ساخته می شود. نمودار stick برای انتقال اطلاعات لایه با استفاده از کد رنگ استفاده می شود. نمودار استیک نمای سطح بالایی از الگو را ارائه می دهد. کد رنگ امکان ردیابی جریان سیگنال را فراهم می کند.

اسلاید 13 :

نتایج حاصل از شبیه سازی
در این مقاله microwind برای یافتن عملکرد CSLA پیشنهادی به عنوان ابزار شبیه سازی استفاده شده است. جدول نتیجه شبیه سازی شامل تاخیر ، مساحت و توان است.

اسلاید 14 :

نتایج حاصل از شبیه سازی

اسلاید 15 :

پایان

در متن اصلی پاورپوینت به هم ریختگی وجود ندارد. برای مطالعه بیشتر پاورپوینت آن را خریداری کنید