بخشی از مقاله
خلاصه
ترانزیستورهای اثرمیدانی نانولوله کربنی - 2CNTFET - بهدلیل اندازه کوچک و خاصیت تغییر پلاریته در25 mm 30 mm آنها انتظار میرود که بهترین جایگزین برای ترانزیستورهای فلز-اکسید نیمههادی کربنی - 3CMOS - باشند. در این مقاله مقایسهای بین مدارهای پایهای CMOS و CNTFET و همچنین ترانزیستور CNTFET در طراحی مدارات پایهای با منطق سهتایی4 با نرمافزار HSPICE انجام شدهاست. برای شبیهسازی از مدل 0.13u برای ترانزیستور CMOS و مدل CNTFET دانشگاه استنفورد استفاده شدهاست. در شبیهسازیها مقادیر توان مصرفی، تاخیر مدار و فاکتور تاخیر توان - 5PDP - محاسبه شدهاست و این مقادیر در پایان با هم مقایسه شدهاند. مدارات پایه به ترتیب در تکنولوژی CNTFET با منطق سهتایی نسبت به باینری و همچنین نسبت به تکنولوژی - 0.13U - CMOS، از لحاظ تاخیر، مصرف توان و PDP بهبود داشتهاند.
کلمات کلیدی: ترانزیستورهای اثرمیدانی نانولوله کربنی، ترانزیستورهای فلز-اکسید نیمههادی کربنی، منطق سهتایی، فاکتور تاخیر توان
.1 مقدمه
ترانزیستورهای CNTFET بهدلیل اندازه کوچک و خاصیت تغییر پلاریته در آنها انتظار میرود که بهترین جایگزین برای ترانزیستورهای CMOS باشند. این ترانزیستورها در دو نمونه تکقطبی و دوقطبی6 ساخته میشوند. نوع دوقطبی به دلیل تغییر پذیری پلاریته آن با سیگنال الکتریکی، برای پیادهسازی مدارات منطقی برنامهinپذیرAchievementsمناسبمی باشد.Researchاما درNewحالonحاضرConferenceساخت InternationalترانزیستورهایCNTFET1st Electrical and Computer Engineering ناپایدار میباشد، یعنی در بعضی مواقع ترانزیستور پس از ساخت بهخوبی جواب میدهد ولی در بعضی از اوقات دارای خصوصیات خوبی نخواهدبود و به خوبی جواب نمیدهد. در این مقاله مقایسهای بین مدارهای پایهای CMOS و CNTFET و همچنین ترانزیستور CNTFET در طراحی مدارات پایهای با منطق Ternary با نرمافزار HSPICE انجام شدهاست. برای شبیهسازی از مدل 0.13u برای ترانزیستور CMOS و مدل CNTFET دانشگاه استنفورد استفاده شدهاست. در شبیهسازیها مقادیر توان مصرفی، تاخیر مدار و PDP محاسبه شدهاست و این مقادیر در پایان با هم مقایسه شدهاند.
2. شبیهسازی مدارات با CMOS
2,1 مدار INVERTER با CMOS
2,2 مدار NOR با CMOS
در این مدار باید از مقدار w بهینه که برای inverter بهدست آمد - w=2.87u که برای کمترین pdp در مدار وارونگر به دست آمد - [1 ]،استفادهکنیم. همانطور که در شکل 2 مشخص شدهاست عرض ترانزیستورهای شبکه pu باید چهار برابر باشد.
2,3 مدار NAND با CMOS
در این مدار نیز از w بهینهی بهدستآمده برای کمترین pdp که در مدار وارونگر بهدستآمد - - w=2.87u، استفاده میکنیم. شکل مدار و اندازه عرض ترانزیستورها در پایین نشان دادهشدهاست
3. شبیهسازی مدارات با CNTFET
منظور از تعیین اندازه دروازهها، تعیین مقادیر W/L ترانزیستورهای بالاکش و پایینکش برای یکسانکردن زمان صعود و نزول [1] و همچنین ایجاد جریان خروجی برابر با جریان خروجی INVERTER میباشد. از آنجاییکه در CNTها تحرک الکترونها و حفرهها برابر هستند ، مقاومت حالت روشن7 ترانزیستورهای نوع N و P برابر میباشند - . - Rn=Rpبنابراین، بر خلاف گیتهای CMOS ، نیازی نیست که ترانزیستورهای شبکه PU در گیتهای CNTFET از ترانزیستورهای شبکه PD بزرگتر باشند و W/L در ترانزیستورهای CNTFET برای شبکه PU و PD در INVERTER برابر میباشند.[4]این باعث میشود که در پیادهسازی یک تابع مشخص ، گیتهای CNTFET کوچکتری نسبت به گیتهای CMOS حاصل شود.
3,1 شبیهسازی مدار INVERTER با CNTFET
در ترانزیستورهای CNTFET به ازای تغییر چند پارامتر، مقادیر توان و تاخیر تغییر می کنند. از جمله این پارامتر ها طول گیت - Lgate - و tube - تعداد نانولوله در یک ترانزیستور - می باشند. برای بدست آوردن کمترین توان و تاخیر، ابتدا Lgate را سوییپ میدهیم - مقدار tube را به دلخواه انتخاب میکنیم - و مقدار Lgate بهینه را از روی نمودار - pdp-Lgate بهازای کمترین
