بخشی از مقاله

 

*** این فایل شامل تعدادی فرمول می باشد و در سایت قابل نمایش نیست ***

طراحی و پیاده سازی فیلتر میان گذر FIR کم توان برای تطبیق داده های زیستی با FPGA


خلاصه

توالی زیستی (پروتئین یا (DNA در بیوانفورماتیک بسیار حیاتی است. این مانند تطبیق رشته در متن داده های بیولوژیک است و برای پی بردن به رابطه تکاملی میان مجموعه ای از پروتئین یا توالی DNA استفاده می شود. در این مقاله فیلتر دیجیتال FIR میان گذر با توان مصرفی پایین برای دنباله های تطبیقی ارائه شده است. این مقاله پیشنهاد می کند که به جای آنکه از جمع کننده ها بصورت موازی استفاده کنیم فیلتر را طوری طراحی کنیم که جمع کننده ها بصورت سری طراحی شود که این مسئله باعث می شود توان مصرفی کاهش یابد. ابتدا برنامه این فیلتر میان گذر توسط نرم افزار MATLAB نوشته شده است و سپس با استفاده از ابزار CONVERTOR HDL کدهای متلب به VHDL تبدیل شده است. فیلتر FIR میان گذر ارائه شده در قطعه FPGA ARTIX-7 XC7A100T پیاده سازی شده و با استفاده از نرم افزار XILINX ISE 14.2 سنتز شده است. مصرف توان با استفاده از آنالیزر Xilinx XPower تجزیه و تحلیل شده است.

کلمات کلیدی: فیلتر میان گذر FIR ، توالی زیستی، DNA، زبان توصیف سخت افزاری سرعت بالا VHDL ،پردازش سیگنال دیجیتال DSP، ARTIX-7


1. مقدمه

بیوانفورماتیک یک رشته از علوم زیستی است که با مطالعه روش برای ذخیره سازی، بازیابی و تجزیه و تحلیل داده های زیستی مانند DNA سر و کار دارد. آن نیز شامل پیدا کردن ژن در توالی DNA موجودات مختلف، روش های در حال توسعه برای پیش بینی ساختار و یا عملکرد پروتئین تازه کشف شده و توالی ساختاری RNA ، توالی پروتئین خوشه بندی به خانواده مربوط می شود. اطلاعات وراثتی هر سلول در مولکول های طویلی به نام " دیوکسی ریبونوکلئیک اسید" یا DNA نگهداری می شود. DNA پلیمری است که از چهار مونومر ساخته شده است. DNA شامل یک توالی طولانی از جفت بازهای نوکلئوتیدی است که به یک رشته کاراکتر با حروف الفبا A''}، 'C'، 'G'، {''T خلاصه می شود. که A مخفف (آدنین)، C (سیتوزین)، G
(گوانین) و T (تیمین) می باشد. به این ترتیب برای نمایش مولکول DNA دانشمندان از این چهار حروف استفاده می کنند. به این رشته طولانی، توالی می گویند. در شکل 1، DNA و RNA نمایش داده شده است .[1] فرق DNA و RNA در این است که DNA دارای دو مارپیچ بهم تابیده می باشد ولی RNA دارای یک مارپیچ است.


شکل : 1 شکل DNA و [1] RNA

دانشمندان به اتخاذ توالی برای پی بردن به اطلاعات بیولوژیکی از یک توالی تازه کشف شده از مجموعه ای از توالی های از پیش شناخته شده استفاده می کنند. برای مثال، اگر یک توالی کشف شده شبیه به یک ژن بیماری شناخته شده است، سپس اطلاعات بیولوژیکی در مورد عملکرد دنباله جدید را می توان استنباط کرد. این در تشخیص زود هنگام بیماری بسیار معنی دار است .[2] علاوه بر این، توالی بیولوژیکی نقش مهمی را در مطالعه توسعه تکاملی و تاریخچه گونه ها بازی می کند.[3] تکنولوژی آرایه گیت قابل برنامه ریزی (FPGA) برای راه حل های بهتر سخت افزاری برای ساختار توالی مولکولی /پروتئین به دلیل اینکه سرعت پردازش و شتاب آن بیشتر می باشد مناسب تر است. در مقاله [4] پیاده سازی از Aho Corasick در FPGA با استفاده از حروف الفبا به منظور از پپتیدهای برای ساخت ماشین حالت محدود (FSMS) ارائه شده است. این مقاله، یک معماری سخت افزار موازی جدید برای تطبیق DNA بر اساس مراحل از الگوریتم BLAST ارائه شده است .[5] در این مقاله، ما یک مدل parametrized جدید از معماری برای تشخیص تقریبی تکرار پشت سر هم و یک روش برای نگاشت خودکار آن را به تراشه های با تکنولوژی FPGA طراحی شده است .[6] در مقاله [7]، شتاب دهنده مجدد برای مرحله تطبیق کلمه از الگوریتم BLASTN با قطعه FPGA ارائه شده است. طراحی مرحله تطبیق کلمه به سه substages تجزیه می شود، همانطور که در شکل 2 نشان داده شده است. اولین substage یک فیلتر موازی بلوم است، substage دوم حذف نادرست مثبت برای بررسی داده های عبور از فیلتر موازی بلوم است، و آخرین substage حذف تطبیق کار برکنار شده است.


شکل : 2 سه substages از شتاب دهنده مبتنی بر FPGA برای مرحله تطبیق کلمه [7] BLASTN

توال های زیستی دارای الگوریتم هایی می باشند که اگر این الگوریتم ها بصورت سخت افزاری پیاده سازی شوند بسیار مهم می باشد. فیلتر های FIR یکی از بلوک هایی است که در پیاده سازی سخت افزاری توالی زیستی استفاده می شود.

در اکثر برنامه های پردازش سیگنال دیجیتال از فیلترهای FIR استفاده می شود. پردازش موازی می تواند به فیلترهای دیجیتال FIR برای کاهش مصرف توان از فیلتر اصلی اعمال شود. به طور سنتی، استفاده از پردازش موازی به یک فیلتر FIR شامل تکرار از واحد سخت افزاری است که در فیلترهای اصلی وجود داشته باشد.[8] یک روش پیاده سازی فیلترهای FIR با استفاده از فقط جمع کننده های به کار گرفته شده و شیفت های متصل شده ارائه کرده اند .[9] آنها بطور گسترده از یک تغییر رایج در زیر الگوریتم حذف عبارت برای کاهش تعدادی از جمع کننده هااستفاده می شود. در [10] یک رویکرد جدید برای یک روش طراحی از یک پردازش باند دیجیتال توان کم پیشنهاد شده است. روش آنها برای بهینه سازی پهنای بیت از ضرایب هر فیلتر است. آنها مشکل پیدا کردن پهنای باند بهینه سازی شده از ضریب هر فیلتر را تعریف می کنند. در مقاله [11] نویسندگان یک FIR فیلتر با قابلیت برنامه ریزی ارائه کرده اند که دارای توان مصرفی پایین می باشد برای پیاده سازی این فیلتر از ضرب کننده های بدون علامت استفاده شده است و میزان فعالیت های سویچینگ کاهش پیدا کرده است.

بقیه این مقاله به شرح زیر می باشد: در بخش 2 تئوری فیلتر FIR ، در بخش 3 پلت فرم معماری، در بخش 4 طراحی فیلتر FIR و در بخش 5 نتیجه گیری ارائه شده است.

2. تئوری فیلتر FIR

از فیلترهای دیجیتال بطور وسیعی برای کاربردهایی نظیر شناسایی سیستم، متعادل کننده ها،حذف نویز فعال ، رمز سیگنال صحبت و ...... استفاده می گردد. فیلتر دیجیتال باعث افزایش سرعت ارسال داده و کاهش حجم مدار در خیلی مواقع هستند.

شکل کلی رابطه فیلتر دیجیتال به صورت معادله 1 است:


که در آن دو حالت به فیلتر IIR و FIR رابطه به دست می دهد:
- فیلتر پاسخ ضربه محدود : (FIR ) هیچ بازخورد ندارد ؛
- فیلتر پاسخ ضربه نامحدود :(IIR) دارای بازخورد است ؛
یک سیستم FIR دارای پاسخ نمونه - واحدی به طول محدود است یعنی خروجی در این سیستم ها ترکیبی از ورودی جاری و M باشد. بنابراین خروجی سیتم FIR بر حسب نمونه های ورودی عبارت است از:


اگر br در رابطه بالا با h(n) جایگزین شود خواهیم داشت:


در این صورت یک فیلتر FIR مرتبه M ام توسط M+1 ضرب تعیین می شود.
رابطه (2) رابطه کانالوشن بین x(n) و h(n) است. اگر از طرفین رابطه (2) تبدیل Z بگیریم تابع تبدیل سیستم FIR به دست خواهد آمد:


اگر z را با e jw جایگزین نماییم، پاسخ فرکانسی سیستم FIR بدست می آید :

در FIR ، سیگنال خروجی از فیلتر، پس از سیگنال ورودی از غیر صفر به صفر تنظیم شده است، می تواند غیر صفر فقط برای تعداد محدودی از زمان نمونه قبل از سیگنال خروجی نیز صفر شود. فیلترهای FIR همیشه پایدار هستند. فیلترهای FIR محدود هستند که مورد نیاز برای ویژگی های فازخطی می باشند. شایع ترین فیلتر دیجیتال، فیلتر خطی زمان ثابت (LTI) است. فیلترهای دیجیتال LTI به طور کلی به عنوان پاسخ متناهی ضربه (به عنوان مثال، (FIR، و یا پاسخ ضربه نامحدود (به عنوان مثال، (IIR طبقه بندی می شوند. همانطور که از نام آن ها پیداست، یک فیلتر FIR شامل یک تعداد متناهی از مقادیر نمونه است، کاهش مجموع کانولوشن بالا به جمع محدود در خروجی فوری نمونه. FIR با ضریب ثابت یک فیلتر دیجیتال LTI است. خروجی FIR از ترتیب و یا طول L، به یک سری زمانی ورودی X[N] است، که توسط یک نسخه محدود از مجموع کانولوشن در (5) داده شده است، یعنی:


که در آن ) >0@ 0 از طریق F [L - 1@ 0، که L ضرایب فیلترمی باشد. آنها همچنین با پاسخ ضربه FIR مطابقت دارد. برای سیستم های LTI آن
گاهی اوقات راحت تر به بیان در حوزه Z است با

که در آن F ( z) تابع انتقال FIR در حوزه Z تعریف شده است توسط:

3. تکنولوژی ARTIX-7

در این بخش مقدمه ای کوتاه در مورد تکنولوژی بکار رفته در FPGA ARTIX-7 ارائه می کنیم. جدیدترین نسل از دستگاه های سری 7 در فرایند تکنولوژی 28 nm ساخته شده است که پیشرفته برای تولید پایین ترین هزینه، کمترین توان مصرفی FPGA برای محصولاتی مانند تجهیزات پزشکی قابل حمل، رادیو نظامی، و زیرساخت های بی سیم فشرده می باشد. توان مصرفی کل 50 درصد کمتر در مقایسه با نسل قبلی می باشد. همچنین خانواده FPGA ARTIX-7 دارای مزایای دیگری می باشد که چند نمونه در زیر بیان شده است : [12]

-1 بهترین در کلاس عملکرد برای DDR3، DSP، موازی و سریال I / O

-2 تا 930 GMACs پردازش DSP برای تصویر با کیفیت بالا و بهبود سیگنال RF -3 فاکتور فرم کوچک برای دستگاه های به اندازه لپ تاپ و تبلت -4 بیش از 50,000 سلول های منطقی در یک بسته 10 × 10 میلی متر -5 رابط حافظه یکپارچه برای دسترسی ساده به ویدئو و داده

-6 بلوک های IP سخت جدید برای کاهش زمان توسعه

32 -7 پردازنده MicroBlaze برای کنترل کردن زمان واقعی بارهای وظایف اترنت صنعتی از CPU اصلی تعداد صفحات مقاله که شامل متن و کلیه اجزاء آن نظیر شکل ها و جداول میباشد، 12 صفحه است.

4. پیاده سازی فیلتر : FIR
1,4 پیاده سازی فیلتر FIR میان گذر در متلب :

در طراحی فیلتر به معنی ساخت ضرایب فیلتر است به نحوی که بعضی از ملزومات فیلتر کردن را برآورده کند. پیاده سازی فیلتر به معنی انتخاب و به کاربردن یک ساختار فیلتر خاص روی این ضرایب است. تنها پس از طراحی و پیاده سازی فیلتر است که می توان داده را فیلتر کرد. برای طراحی فیلترهای FIR روش های مختلفی وجود دارد. در جدول 4 دستورات مورداستفاده برای طراحی فیلترهای FIR به روش های گوناگون نشان داده شده است.

فیلتر مورد نظر ما فیلتر FIR میان گذر می باشد که کد آن در نرم افزار متلب نوشته شده است.


شکل 1 ، شکل فیلتر میان گذر FIR طراحی شده در نرم افزار متلب می باشد که محدوده فرکانسی آن بین 1 تا 1.8 مگاهرتز می باشد.

در متن اصلی مقاله به هم ریختگی وجود ندارد. برای مطالعه بیشتر مقاله آن را خریداری کنید