بخشی از مقاله
چکیده -
هدف در این مقاله انتخاب روشی جهت کاهش توان مصرفی و مساحت اشغالشده توسط یک جمع کننده باقابلیت ذخیره رقم نقلی - CSA - است. ما همچنین روشی را جهت پیادهسازی یک ضرب کننده 4×4 برای جمعکردن رقمهای نقلی در ساختار یک جمع کننده باقابلیت ذخیره رقم نقلی تشریح کردهایم. گیتهای and، or، nand و nor را مقایسه کردیم و با استفاده از نتایجی که در شبیهسازی توسط نرمافزارهای Hspice و Ledit با استفاده ازفنّاوری 0.35 um Cmos به دست آوردیم، روش پیشنهادی را برای طراحی قطعاتی با توان مصرفی کم ارائه کردهایم.
تعداد زیاد ترانزیستورهای ساختار جمع کننده باقابلیت ذخیره رقم نقلی را که در ضرب کنندههای بزرگ، معمول هستند کاهش دادیم و با استفاده از شبیهسازی مداری ترانزیستورهای ساختار، نشان دادیم که توان مصرفی به میزان %20-30 کاهش مییابد بدون اینکه در تأخیر زمانی افزایشی داشته باشیم.
-1 مقدمه
جمع و ضرب، عملیات حسابی بنیادین در سیستمهای VLSI مانند میکروپروسسورها و سیستمهای پردازش سیگنال دیجیتال - DSP - میباشند. در سیستمهای گوشی همراه و رایانههای قابلحمل، متأسفانه با محدودیت میزان توان باطری مواجه هستیم. به همین دلیل ما باید به طراحی مدارهایی با توان مصرفی کم، جهت افزایش طول عمر باطریها توجه بیشتری کنیم.
در طراحیها دو پارامتر توان و ولتاژ بسیار مهم میباشند و همواره تلاش ما بر این است که این دو پارامتر را کاهش دهیم و همانطور که میدانیم توان مصرفی متناسب است با مجذور ولتاژ تغذیه. یک CSA رقمهای نقلی را در بیتهایی با کمترین ارزش پخش میکند تا بتواند تعداد بیتهای ورودی را در جمع کننده پایانی کاهش دهد. از طرف دیگر مسیر بحرانی در حقیقت یک CSA هست با صرفنظر از تعداد بیتهای آن که در شکل 1 نشان دادهشده است.
در این مقاله ما یک ضرب کننده 4×4 طراحی و شبیهسازی میکنیم و سپس توان مصرفی آن را با ساختارهای دیگر مقایسه میکنیم و سپس ساختاری را پیشنهاد خواهیم کرد که در آن تعداد ترانزیستورها را کاهش دادهایم و این باعث میشود توان مصرفی و سطح اشغالشده کاهش یابد. در ادامه مقاله، در قسمت 2 توان مصرفی و تأخیرهای زمانی در مدارهای Cmos توضیح داده میشود، در قسمت 3 مختصری از ساختارهای جمع کنندههای معرفیشده تاکنون بیان میشود و سپس در قسمت 4 ساختار پیشنهادشده معرفی میشود و آن را پیادهسازی میکنیم و نتایج شبیهسازی را بیان میکنیم و بالاخره در قسمت 5 نتیجهگیری این مقاله را تشریح خواهیم کرد.
-2 توان مصرفی و تاخیرزمانی
در سیستمهای تلفن همراه و رایانههای قابلحمل، مقدار محدودی توان باتری موجود هست. به همین دلیل ما باید توجه بیشتری به طراحی مدارهایی با توان مصرفی کم داشته باشیم تا بتوانیم عمر باتریها را افزایش دهیم. همانطور که میدانیم توان مصرفی متناسب است با مجذور ولتاژ تغذیه در سیستمهای Cmos به همین دلیل دو پارامتر بسیار مهم در طراحی، توان و ولتاژ هستند که ما همواره تلاش میکنیم آنها را کاهش دهیم. توان تلفشده در مدارهای Cmos از سه بخش تشکیل میشود:
.1 توان دینامیکی: در هنگام انتقال سیگنال و شارژ بار خازنی یا دشارژ بار خازنی مصرف میشود.
.2 توان اتصال کوتاه: زمانی که یک مسیر مستقیم از منبع تغذیه به زمین ایجاد شود مصرف میشود.
.3 توان استاتیکی: این توان توسط جریان نشتی مصرف میشود. در مدارهای Cmos توان دینامیکی مهمترین توان مصرفی تلفشده است که شامل %85-90 از توان تلفشده کل هست و توان اتصال کوتاه شامل %10-15 از توان تلفشده کل هست - در ساختاری با سایزهای مناسب - و توان استاتیکی که مقدار آن توسطفنّاوری ساخت تعیین میشود ومعمولاً قابل صرفنظر است.
توان مصرفی بهصورت معادله - 1 - نشان داده میشود:
Ptotal=pdynamic+pshort circuit+pstatic Ptotal=Fck* ai*cLi*Vswing+Isc *Vdd+I L *Vdd - 1 -
در معادله بالا Vdd ولتاژ منبع تغذیه، CLi بار خازنی در گره I، Vswing حداکثر تغییرات سیگنال ولتاژ در گره I، Isc جریان اتصال کوتاه، IL جریان نشتی و Fck فرکانس ساعت هست. یکی از راههای قرار دادن CSA ها بهصورت منظم در یک ساختار و کاهش دادن زمان عملیاتها، قرار دادن CSA ها بهصورت یک درخت والاس - wallace tree - هست.
با استفاده از این درخت تعداد عملوندها در هر مرحله با یک ضریب 2/3 کاهش مییابد. اگر فرض کنیم - O - بیشترین تعداد عملوندهایی است که میتواند به یک درخت CSA با تعداد L مرحله اضافه شود و در نظر بگیریم که - O - 3 باشد هر CSA، سه ورودی دارد و دو خروجی و همانطور که ذکر شد تعداد خروجیها در زمانها،2/3 تعداد ورودیها میشود که این ورودیها هم در حقیقت خروجیهای طبقهی بالاتر هستند که در 3/2 ضرب شدهاند. در حقیقت میتوان گفت که خروجی یک CSA، یک مرحله پایینتر از ورودی CSA طبقه بعد است که در 3/2 ضرب میشود. اگر تعداد خروجیها ضریبی از 2 نباشد باقیمانده تقسیم تعداد خروجیها بر 2، نشاندهندهی تعداد خروجیهای اضافی در طبقات بالاتر است، با توجه به مطالبی که گفته شد میتوان معادله - O - را بهصورت رابطه بازگشتی 2 بنویسیم.
جمع کننده باقابلیت ذخیره رقم نقلی یکی از اصلیترین تکنیکهای بهبود سرعت هست که در مدارهای دیجیتال جدید استفاده میشود و این توانایی را به ما میدهد که اعداد را با کمترین پخش رقمهای نقلی باهم جمع کنیم.
شکل :1 مسیر بحرانی در یک CSA
-3 مروری بر ساختارهای تمام جمع کنندههای مختلف
در این قسمت ساختارهای تمام جمع کنندههای مختلف را بررسی خواهیم کرد. در[2]، Zhuang وWu گیت تمام جمع کننده انتقالی که مرسوم هست را با استفاده از تئوری تابع انتقال ساده کردهاند و یک ساختار جدید را پیشنهاد کردهاند که نام این ساختار جدید تمام جمع کننده انتقالی هست. این جمع کننده در شکل 2 نمایش دادهشده است.
شکل :2 تمام جمع کننده انتقالی
یکی از طراحیهای ما در شکل 3 نمایش دادهشده است. این که دارد نمیتوان پذیرفت و عیب آن این است که سوئیچ کردن ساختار دارای 28 عدد ترانزیستور هست. توان مصرفی به مقداری بین ورودیهای آن باعث میشود اطلاعاتی که در لچ پویا گره کمی کاهش مییابد ولی از طرفی مساحتی که ساختار اشغال خروجی مرحله قبلی ذخیرهشده از مقدار اولیه خود، دستخوش میکند بزرگ است. توان مصرفی به مقدار 12,9mw کاهش تغییر شوند.
مییابد ولی مساحتی که توسط این تمام جمع کننده اشغال میشود برای ضرب کنندههای بزرگ مناسب نیست. نام این جمع کننده را جمع کننده انتقالی پیشنهادشده با طرح اولیه مینامیم.
شکل :3 تمام جمع کننده انتقالی پیشنهادشده با طرح اولیه
در[3]یک تمام جمع کننده انتقالی با 20 ترانزیستور پیشنهادشده است که ما در این مقاله آن را شبه تمام جمع کننده مینامیم و در شکل 4 آن را مشاهده میکنیم.
شکل :4 شبه تمام جمع کننده
در [4]یک تمام جمع کننده خط لوله پیشنهادشده که دارای 32 عدد ترانزیستور هست. توان مصرفی این تمام جمع کننده زیاد است و همچنین مساحت اشغالشده بزرگ هست. نقشهای Cllc و معکوس Cllk از یک مرحله خط لوله به مرحله بعد عوض میشوند. ساختار خط لوله بهعنوان یک جمع کننده انتقالی در نظر گرفته میشود
شکل :5 تمام جمع کننده خط لوله
در [5]یک انباره سریال برای ضرب کننده سریال و ضرب کننده موازی پیشنهادشده است که دارای توان مصرفی کم و سرعتبالا هست، در طراحی این انباره سرعت افزایشیافته و توان مصرفی به مقدار 5,1 mw کاهشیافته است. در این ساختار مدتزمانی که طول میکشد تا 31 عملوند را در هم ضرب کنیم 66ns هست. ارتفاع ماتریسی که مربوط به حاصل ناکامل هست و در شکل 6 نمایش دادهشده است از مقدار N به مقدار log 2 N 1] کاهشیافته است.
شکل :6 گراف وابسته برای انباره پیشنهاد داده شده
