بخشی از مقاله
چکیده
مدارهای مقایسهکننده را میتوان از مدارهای جدانشدنی از سیستمهای الکترونیکی آنالوگ و دیجیتال نام برد. طراحی مقایسهکنندهها بر اساس پارامترهای تأخیر، توان مصرفی، امپدانس ورودی و... صورت میپذیرد. امروزه به دلیل استقبال از مدارات کم توان، پژوهشگران تلاش می کنند تا با ارائه ایده های مناسب این امر را محقق کنند.در این تحقیق تلاش شده است تا با جایگزینی CNTFET با ترانزیستورهای MOSFET و تغییر در بردار کایرال و تعداد نانو لوله های کربنی، مصرف توان و تأخیر دو مدار مقایسه کننده پیشنهادی کاهش یابد. در ادامه برای بهبود عملکرد مقایسه کننده، از تکنیک ترانزیستور اضافی در مدار پیشنهادی اول و از تکنیک بایاس بدنه، در مدار مقایسه کننده پیشنهادی دوم استفاده شده است، تا ضمن کاهش توان مصرفی به میزان 80%، عملکرد کلی مدار - PDP - را نیز 50% بهبود دهد.
کلمات کلیدی- توان مصرفی، مدار مقایسه کننده ، نانو لوله کربنی، CNTFET، PDP
-1 مقدمه
همان گونه که می دانید اطلاعات موجود در جهان پیرامون ما به صورت آنالوگ است ولی پردازش آن بصورت دیجیتال انجام می شود. برای ارتباط بین این دو باید از مبدلی استفاده کنیم
که اطلاعات آنالوگ را به دیجیتال تبدیل کند، که اهمیت مبدل های آنالوگ به دیجیتال مشخص می شود. از مهمترین قسمت های موجود در مبدل ها مقایسه کننده ها هستند که تشخیص می دهند که کدام سیگنال ورودی بزرگتر و یا کوچکتر است. مقایسه کننده ها به سه دسته بزرگ تقسیم می شوند.[1] مقایسه کننده حلقه باز، مقایسه کننده های لچ با پیش تقویت کننده و مقایسه کننده های تمام لچ که هر کدام مزایا و معایب خود را دارند. پارامترهای اساسی یک مقایسه کننده شامل سرعت، توان، تأخیر، آفست ارجاع داده شده به ورودی و پایداری مقایسه کننده است که بهبودی این پارامترها، کل مدار را بهبود خواهد داد و در این میان کاهش توان مصرفی می تواند مهمترینپارامتر باشد که در این تحقیق تلاش شده است با ارائه تکنیک های ترانزیستور اضافی و بایاس بدنه، توان مقایسه کننده راکاهش دهیم.
-2 ترانزیستورهای مبتنی بر نانو لوله کربنی
در پی مشکلاتی که در تکنولوژی CMOS در مقابل کوچک شدن سایز برای سیستم های قابل حمل و کم مصرف بوجود آمد، محققان تصمیم گرفتند جایگزین مناسبی برای این تکنولوژی پیدا کنند که یکی از بهترین آن ها، تکنولوژی نانولوله کربنی است2]و.[3 تکنولوژی نانو لوله کربنی شباهت ذاتی خوبی با ترانزیستور CMOS دارد و همچنین این ترانزیستور ها برای رنج ولتاژ کم و سرعت بالا بسیار مناسب است. همچنین استفاده از این ترانزیستور توان مصرفی را کاهش می دهد و جایگزینی بسیار مناسبی برای CMOS محسوب می شود.[4] در سال1991 ایجیما با عوض کردن روش خود در قوس الکتریکی، نانولوله های کربنی را بوجود آورد. نانو لوله ها معمولا با دو عدد صحیح 1 و 2 به صورت یک ساختار هندسی در می آید و برای محاسبه، آن را به صورت صفحات صاف در نظر می گیریم که از رابطه زیر بدست می آید.[5] ضمن اینکه ولتاژ آستانه این ترانزیستور به قطر نانو لوله های کربنی که به عنوان کانال استفاده می شودوابسته بوده و با استفاده از رابطه - 2 - می توان قطر نانو لوله های کربنی را محاسبه کرد. ولتاژ آستانه این ترانزیستور با قطر آن رابطه عکس دارد و با استفاده از رابطه - 3 - قابل محاسبه است.[7,6]
-3 مدار مقایسه کننده
مقایسهکنندهها مدارهایی هستند که میتوانند تشخیص دهند که کدام یک از سیگنالهای ورودی بزرگتر یا کوچیکتر هستند. همینطور، در برخی مواقع نیاز است سیگنال ورودی با یک مقدار مرجع مقایسه شود. در این موارد نیز از مقایسهکنندهها نیز استفاده میشود و بر اساس اینکه اندازه کدام ورودی بیشتر و اندازه کدام ورودی کمتر بوده است، در خروجی سطح منطقی صفر - Low - و یا یک سطح منطقی یک - High - تولید میکند.توان مصرفی مدار مقایسهکننده یکی از پارامترهای مورد سنجش برای انواع مقایسهکنندهها میباشد. در حالی که کلیه محققان و تکنولوژی به سمت مدارهای با توان مصرفی حرکت میکنند، بدیهی است داشتن یک مقایسهکننده کم مصرفتر میتواند سبب بهبود توان مصرفی کل مبدل آنالوگ به دیجیتال شود.
شکل - 1 - مدار مقایسهکننده رایج با دو ترانزیستور دنباله را نشان میدهد. مدار تنها از دوازده عدد ترانزیستور MOSFET تشکیل شده است. مزیت این مدار نسبت به مدار مقایسهکننده با یک ترانزیستور دنباله این است که از تعداد سه ترانزیستور روی سر هم و به صورت آبشاری تشکیل شده است. درحالی که در مدار مقایسهکننده با یک ترانزیستور دنباله چهار ترانزیستور روی یکدیگر قرار گرفتهاند. این سبب میشود بتوان مدار را با ولتاژ تغذیه کمتری راهاندازی نمود. توسط دو ترانزیستور دنباله Mtail1 و Mtail2 میتوان سبب افزایش سرعت و کاهش آفست در ورودی شد. بدین صورت که اگر عرض ترانزیستور Mtail1 کم انتخاب شود، جریان عبوری از ترانزیستورهای تفاضلی ورودی کمتر خواهد بود و این خود سبب بهبود نسبت IDgm و همچنین آفست اعمال شده به ورودی میگردد.
همچنین به ازای مقدار جریان Itail2 بزرگتر، مدار Latch سرعت بهتری پیدا میکند یا به عبارتی تاخیر کمتری نشان میدهد.[8]طبق شکل - - 1 مدار دارای دو قسمت بالا و پایین میباشد. قسمت پایین مدار شامل ترانزیستورهای زوج تفاضلی ورودی M1 وM2 و همچنین ترانزیستورهای بار M3 و M4 و منبع جریان Mtail1 میشود که همگی این ترانزیستورها یک مدار پیش تقویتکننده را تشکیل میدهند. قسمت بالای مدار شامل دو وارونگر پشت به پشت - ترانزیستورهای M7 و M8 به عنوان یک وارونگر و M9 و M10 به عنوان یک وارونگر دیگر - یک ترانزیستور دنباله Mtail2 میشود. ترانزیستورهای MR1 و MR2 نیز در عملیات تصمیمگیری نیز به کار گرفته میشوند.[9]
-1-3 عملکرد مدار
-1-1-3 در طول زمان پیش شارژ یا بازنشانی
زمانی که مقدار CLK برابر با صفر میباشد، هر دو ترانزیستورهای دنباله Mtail1 و Mtail2 خاموش هستند . اما ترانزیستورهای M3 و M4 روشن بوده و مقدار VDD بین مقاومت درین-سورس M3 - 4 - و مقاومت بینهایت گیت-سورس ترانزیستورهای MR1 - 2 - تقسیم میشود که منجر به آن خواهد شد که کل VDD بر روی گیت-سورس ترانزیستورهای MR1 و MR2 شودو بنابراین MR1 و MR2 روشن میشوند تا گرههایOUTn و OUTp را به مقدار صفر ولت دشارژ کنند. اما fn و fp همچنان مقدار VDD هستند چراکه مسیری برای دشارژ آنها وجود ندارد و جریان گیت ترانزیستورهای MR1 و MR2 صفر میباشد.
-2-1-3 در طول زمان تصمیمگیری یا مقایسه
زمانی که مقدار CLK برابر با یک یا VDD میباشد، هر دو ترانزیستورهای دنباله Mtail1 و Mtail2 روشن هستند و ترانزیستورهای M3 و M4 خاموش میشوند. با روشن شدن ترانزیستور دنباله Mtail1، خازنهای گرههای داخلی fn و fp با سرعت متفاوت - بسته به اینکه مقدار VINp بزرگتر باشد یا - VINn شروع به دشارژ میکنند. اگر فرض کنیم مقدار VINP بزرگتر از VINn باشد، بنابراین خازن گره fn با سرعت بیشتری نسبت به خازن گره fp دشارژ میشود. بنابراین ترانزیستور MR2 زودتر از MR1 خاموش میشود. اینکه MR1 رفته رفته خاموش شود، سبب افزایش ولتاژ گره OUTn میشود و در عین حال، سبب شارژ شدن خازن بار CL از طریق M8 میشود.
با شارژ شدن CL روی OUTp ترانزیستور NMOS اینورتر مقابل یعنی M9 روشن میشود و گره OUTn را به مقدار صفر نگه میکشاند. وجود ترانزیستورهای MR1 و MR2 بین گرههای fn و fp و خروجیهای اصلی مدار سبب کاهش نویز پسزن در مدار میشود 8] و .[9از بزرگترین معایب مدار مقایسهکننده رایج با دو ترانزیستور دنباله این است که ترانزیستورهای MR1 و MR2 که به مدار افزوده شدهاند، هیچ بهبودی در مدار Latch ایجاد نکردهاند. و هنگامی که مدار در فاز بازنشانی یا Reset قرار دارد سبب ایجاد مصرف توان استاتیک میشوند.
در حالی که برای عملکرد بهتر مدار نیاز است یک جریان کوچک از مدار تقویتکننده عبور کند تا مدار تقویتکننده را در ناحیه وارونگی ضعیف قرار دهد و منجربه افزایش نسبت بهره ترارسانایی به جریان شود. همچنیننیاز است یک جریان بزرگ از مدار Latch عبور نماید تا سرعت مدار را افزایش دهد10] و .[11در بخش چهارم این مقاله یک مدار مقایسه کننده دو دنباله کم مصرف ارائه شده است که با استفاده از تکنولوزی CNTFET و تکنیک ترانزیستور اضافی و سپس با استفاده تکنیک بایاس بدنه بعنوان طرح دوم، توانسته ایم توان مصرفی مدار را کاهش دهیم. در بخش پنجم نتایج حاصل از شبیه سازی های صورت گرفته نشان داده شده است و عملکرد مدار با مدارات پیشین مقایسه شده که گویای صحت عملکرد مدار است.
-4 مدار مقایسه کننده پیشنهادی
با استفاده از تکنیک ترانزیستور اضافی در مدار شکل - 1 - ، مدار شکل - 3 - را بعنوان طرح پیشنهادی اول ارائه می کنیم در این مدار برای بهتر شدن عملکرد مقایسه کننده از تکنیک ترانزیستور اضافی که نقش پشته را بازی می کند استفاده شده است. در این روش با ایجاد دو ترانزیستور با ولتاژ آستانه متفاوت جریان را محدود و بدین وسیله توان را کنترل می کنیم . در این ساختار از ترانزیستور اضافی برای ترانزیستور Mtail1 و ترانزیستورهای ورودی M1 و M2 استفاده شده است و توان به 0/25uw رسیده است.
در مرحله بعد برای کاهش بیشتر مصرف توان از تکنیک بایاس بدنه با استفاده از مدارات زیر آستانه استفاده شده است در این دسته از مدارات از ترانزیستورهایی استفاده شده که گیت و بدنه به هم متصل است و این مدارات به DTMOS و DTNMOS معروف هستند از معایب این مدارات این است که ساخت آن ها بر روی تراشه پیچیده است و این مدارات در زمان خاموشی مشابه مدارات MOS معمولی است. برای رفع عیب آن ها از مدارات VT-SUB-CMOS استفاده می کنیم. عملکرد این مدار به این صورت است که با استفاده از درین M3 و M4، بدنه ترانزیستور های M1 و M2 را بایاس می کنیم و آن را به بدنه ترانزیستور های طرح پیشنهادی اول متصل می کنیم.
