بخشی از مقاله
.1 چکیده
در این مقاله روش ASD1 تحملکننده خطا برای سیستم درایور موتور برای کاهش تاثیر ولتاژ حالت مشترک، افت ولتاژ و خرابیهای دستگاه به روش فازی-عصبی پیشنهاد شده است. پایه اینورتر کمکی، سه دیود کمکی و یک مدار جداسازی-پیکربندی مجدد به روش ASD متعارف اضافه شده است.
روش برای سه حالت مختلف عملیات مورد بحث قرار گرفت. استراتژی جداسازی و پیکربندی مجدد برای هر دو مورد افت ولتاژ و خطاهای دستگاه شرح داده شد. عملیات حالت خطا برای هر دو خرابی مدار باز و اتصال کوتاه مورد بحث قرار گرفت. هنگامی که یک خرابی تشخیص داده شد، پایه جایگزین برای جایگزینی پایه معیوب مورد استفاده قرار گرفت. کنترل شکلدهی جریان برای حالت جریانسازی افت کمکی پیشنهاد شد.
عملکرد ولتاژ حالت مشترک برای روش پیشنهادی مورد تجزیه و تحلیل قرار گرفت و این نتیجه حاصل شد که عملکرد CMDR2 برای تمام شاخصهای مدولاسیون 4 پایه AZPWM3 برتر بود. نتایج شبیهسازی برای یک نمونه طراحی شده در 80 کیلو وات نامی برای حالتهای عملیاتی مختلف ارائه شد. طرح تحمل خطا برای خطای مدار باز تایید شد. کاهش قابل توجهی در ولتاژ حالت مشتترک تا 60 و کاهش تا 80 در جریان زمین به دست آمد. در همه مراحل شبیهسازی دیده شد که کنترلکننده فازی-عصبی نتایج مطلوبتری نسبت به کنترلکننده PID4 دارد.
.2 مقدمه
بروز خطا در اجزای مختلف سیستمها میتواند باعث افت عملکرد و حتی باعث ناپایداری آن گردد. قطعی سنسور یا خرابی آن، خرابی محرک یا افت عملکرد آن و خرابی اجزای داخلی فرآیندها میتواند از جمله عوامل بروز خطا در سیستمهای کنترل به حساب آیند. امروزه طراحی کنترلکنندههایی که بتوانند این خطاها را در سیستم تشخیص داده - تشخیص خطا - 5]و[6 و در حضور این خطاها پایداری و عملکرد مطلوب سیستم را حفظ کنند - تحمل خطا - در کانون توجه پژوهشگران قرار گرفته است. اینگونه کنترلکنندهها اصطلاحا کنترلکنندههای تحملپذیر خطا و یا به اختصار FTC5 نامیده میشوند.
با مراجعه به کارهای صورت گرفته طی سالهای اخیر دو نوع رویکرد متفاوت را جهت طراحی FTC میتوان مشاهده نمود، فعال و غیرفعال. برای مرور این رویکردها میتوان به 7]و[ 8 مراجعه کرد. در روشهای غیرفعال نظیر آنچه که در [ 1 -9] برای سیستمهای خطی تغییر ناپذیر با زمان گزارش شدهاند، خطاها صرفا بصورت نامعینیهای ساختار یافته یا بدون ساختار در نظر گرفته میشوند و طراحی FTC مستقیما در قالب حل یک مسئله کنترل مقاوم استاندارد ضورت می-پذیرد که برای حل آن روشهای شناخته شدهای وجود دارد.
.3 پیشینه تحقیق
در [11] طرح کنترل تحملپذیر عیب بهبود یافته برای PWM1 القایی اینورتر تغذیه پیشنهاد میشود. استراتژی ارائه شده با سوئیچ قدرت - IGBT - 2 کاهش شکست در پیکربندی مجدد کنترل موتور القایی میگردد. برای افزایش قابلیت اطمینان خودرو انتقال قدرت در مورد IGBT شکست مدار باز، روش 4 سیم و 4 پایه اینورتر PWM مورد بررسی قرار گرفته و عملکرد آنها در زمینه خودرو بحث شده است. در واقع، دو روش بهرهبرداری از دسترسی موتور القایی خنثی برای اهداف مقاوم در برابر عیب است.
روش 4 پایه، در عین حال، با استفاده از یک PWM بردار فضای D3 خاص برای رسیدگی به نیازهای خودرو از نظر اندازه - خازن مستقیم - DC و هزینه - تعداد IGBT ها - . آزمایش بر روی یک درایو موتور القایی و شبیهسازی در یک وسیله نقلیه الکتریکی با استفاده از یک چرخه رانندگی شهری اروپایی نشان میدهد که روش کنترل مقاوم در برابر عیب پیشنهاد موثری است و یک پیکربندی ساده با کارایی بالا از نظر پاسخ سرعت و گشتاور فراهم میکند.
.4 طراحی و کاربرد روش ASD
طراحی و کاربرد روش ASD3 مقاوم در برابر خطای پیشنهادی در شکل 1، در این بخش پوشش داده شده است و که برای درک بهتر در چهاربخش عملیات حالت خطا، عملیات حذف مد مشترک فعال - ACMS4 - با استفاده از استراتژی مدولاسیون و طراحی فیلتر، عملیات جریانسازی افت کمکی - ASC - 5 با استراتژی کنترل شکلدهی جریان، تحلیل ولتاژ حالت مشترک مقایسهای برای استراتژیهای مدولاسیون 3پایه و 4پایه. لازم به ذکر است که در عملیات پس از خرابی یا ASC، ACMS در دسترس نیست.
شکل .1 توپولوژی ASD مقاوم در برابر خطا با پایه کمکی - - S1D,S4D و دیودها - D7, D8, D9 - ، جداسازی - TSI, TFIA, TFIB, TFIC - و پیکربندی مجدد - TSR, TFRA, TFRB, TFRC -
.5 عملیات حالت خرابی
قابلیت تحمل خرابی برای یک روش ASD متعارف با معرفی یک پایه کمکی اضافی S1A - و - S1D اضافه شده است. این حالت باعث تحمل خرابی در حالت خرابیهای مدار باز و اتصال کوتاه IGBTهای اینورتر و دیودهای غیرموازی میشود. زمان تشخیص خطا مدار باز مدار معمولی برای یک اینورتر 3فاز در حدود یک میلیثانیه است .[12] اخیرا، روشهای سریعتری منتشر شده است که با استفاده از ولتاژ VCE دستگاه سمت ولتاژ پایین خطا مدار باز را آشکارسازی میکنند
از آنجا که تمرکز این کار تشخیص خطا نیست، زمان تشخیص خطای مدار باز 2 میلیثانیه در نظر گرفته شده است. برای خرابی اتصال کوتاه زمان تشخیص 4 V استفاده میشود، زیرا درایوهای مدرن، از طرحهایی مانند محافظت اشباعزدایی1 استفاده میکنند که میتوان تشخیص خطا را در کمتر از 5 V تکمیل کند .[14] همچنین خطاهای مدار باز و اتصال کوتاه تنها برای IGBT S1A مورد بحث قرار میگیرند.
شماتیک روش در شکل - 2 - برای درک بهتر عملکرد حالت خرابی برای IGBT S1A ساده شده است. در جریان عملیات عادی، ترایاک Tfia - ترایاک جداسازی خطا برای فاز - A روشن میشود در حالی که ترایاک پیکربندی Tfra خاموش است. هنگامی که خطایی شناسایی میشود، Tfia، Tfra و تمام سوئیچهای اینورتر خاموش میشوند. این کار برای جلوگیری از گذراهای فاجعهبار انجام میشود. پس از مدت زمان انتظار از پیش تنظیم شده Tfra روشن میشود و سیگنالهای گیت از S1A و S4A به ترتیب به S1D و S4D اعمال میشوند. این کار پیکربندی مجدد را تکمیل و استراتژی کنترل را به روزرسانی میکند. کنترل پایههای سالم B - و - C در عملیات پس از خطا، بدون تغییر باقی میماند.
شکل .2 طرح ساده ای از روش پیشنهادی برای نشان دادن سوئیچ شکست S1A سوئیچ اینورتر
.6 روابط
پایه کمکی با استفاده از یک فیلتر خروجی نشان داده شده در شکل - 3 - به اینورتر 3 فاز وصل شده است. کارکرد اولیه L1A-D و CA-D، تضعیف هارمونیکهای فرکانس کلیدزنی - FSW - و حذف ولتاژ حالت مشترک میشود. زمانی که هارمونیکهای فرکانس بالا به طور قابل توجهی تضعیف شدند، اثر DV/DT در ترمینالهای موتور به حداقل میرسد .[15] اگر تمام سلفهای - LF - و خازنهای CA-D - CF - یکسان باشند، میتوان با تجزیه و تحلیل ریاضی نشان داد که ولتاژهای حالت مشترک در بار خنثی - VCM - بوده و با ولتاژهای فاز فیلتر شده مرتبط است. تابع انتقال در رابطه - 1 - داده شده است.
