بخشی از مقاله
چکیده
با رشد و پیشرفت روز افزون مدارات دیجیتال، درخواستهای بالای تولیدات قابل حمل و کاهش توان مصرفی بسیار مورد توجه قرار گرفته است به طوریکه در اکثر تحقیقات اخیر، توان یکی از بحرانیترین محدودیت هاست. حافظههای استاتیکی مهترین قسمت های مدارات دیجیتال هستند. در کنار این مسئله، اتلاف انرژی حافظه نسبت به سایر قسمتها در چیپ، در حال رشد است و با توجه به دسترسیهای متناوب به حافظه، بخش عمدهای از توان مصرفی - در حدود 45 درصد - را در سیستمها اتلاف مینمایند. از اینرو در طراحی SRAM باید این موضوع را مد نظر داشت و از تکنیکهای کاهش توان مصرفی استفاده نمود. با توجه به اهمیت کاهش توان مصرفی حافظههای SRAM، این مقاله به بررسی و مقایسه سه طرح جدید از SRAM با قابلیت کاهش توان مصرفی نسبت به سلول متدوال شش ترانزیستوری، میپردازد.
-1 مقدمه
یکی از بحثهای تحقیقاتی روز ارائهی طرحهای بهینه از حافظههای استاتیکی است. این نوع حافظهها نیازمند بازخوانی اطلاعات نیستند بنابراین سرعت آنها به مراتب از حافظههای دینامیک بیشتر است. همچنین حافظههای استاتیک سریع و گران هستند. از حافظههای استاتیکی به منظور ایجاد حافظههای نهان استفاده می شود و یک بخش مهم بر روی مدارات SOC هستند . همچنین با توسعه تکنولوژی توان مصرفی نقش مهمی در افزایش قابلیت و سرعت دستگاههای الکترونیکی ایفا میکنند. کارهای زیادی در زمینه کاهش توان مصرفی سلولهای SRAM انجام گرفته است. این مقاله به بررسی سه راهکار متفاوت در تکنولوژی 90 nm CMOS میپردازد، به این ترتیب که در قسمت دوم به طور مختصر سلول متداول 6T-SRAM توضیح داده میشود، قسمت سوم، تشریح سه طرح متفاوت را در برمیگیرد و در قسمت چهارم به جمعبندی مطالب پرداخته میشود.
- 2 سلول متداول 6T SRAM
شکل - 1 - دیاگرام مدار سلول متداول SRAM را نشان میدهد. WL برای فعال کردن ترانزیستور دسترسی M1 و M2 استفاده میشودBL .[1] و BLB برای ذخیره داده و مکملش استفاده میشود. برای عملیات نوشتن یکی از BLها یک میشود و دیگری صفر. برای نوشتن "0" ، BL صفر می شود و BLB یک. وقتی WL فعال میشود ترانزیستورM1 و M4 روشن میشوند و مقدار شارژ ذخیره شده از میان مسیر M1-M4 به GND میرود. به علت مقدار صفر در Q، ترانزیستور M5 روشن میشود و M6 خاموش. بنابراین مقدار شارژ در QB ذخیره میشود. به طور مشابه در نوشتن "1"، BL یک میشود و به این علت M6 روشن و شارژ ذخیره شده در QB از مسیر M2-M6 دشارژ میشود و به سبب مقدارپایین ذخیره شده در QB، ترانزیستور M3 روشن و M4 خاموش میشود بنابراین شارژ در Q ذخیره میشود.
شکل.1 سلول متداول [1] 6T-SRAM
- 3 طرحهای ارائه شده برای کاهش توان مصرفی SRAM - 1-3 کاهش توان مصرفی طی عملیات نوشتن Prashant Upadhyay و همکاران در سال 2010 در [2] بر روی کاهش توان مصرفی طی عملیات نوشتن در فرکانسهای مختلف تمرکز کردهاند. در این مقاله یک سلول SRAM ارائه میشود که شامل دو ترانزیستور اضافی در مسیر پایین بر1 است. این دو ترانزیستور به منظور شارژ و دشارژ درست ترانزیستورها بکار گرفته شده است. شماتیک طرح سلول ارائه شده در شکل - 2 - نشان داده شده است. در این طرح دو ترانزیستور M7 و M8 برای کاهش توان مصرفی استفاده میشود. سیگنال WS برای کنترل M7 و M8 طی عملیات نوشتن "0" و "1" بکار گرفته میشود.
مد نوشتن:
در مدارهای دینامیک، در ابتدا دو خط بیت - BL - با مقدار منبع تغذیه - - مقداردهی میشوند. وقتی سیگنال نوشتن فعال شود، داده ورودی و مکمل آن در BL و BLB قرار میگیرد. شکل .2 سلول SRAM ارائه شده [2] بعد از اینکه، WL فعال شود در سلولهای متداول SRAM عملیات نوشتن میتواند انجام شود. خطهای بیت بیشترین توان را در میان اجزای سلول متدوال SRAM مصرف میکنند. از آنجایی که عملیات نوشتن توان قابل ملاحظهای را به علت تغییر کامل ولتاژ BLها مصرف میکنند، در این طرح بیشتر بر روی عملیات نوشتن تاکید میکنیم دو مد نوشتن وجود دارد: - 1 نوشتن : "1" در نوشتن "1"، ولتاژ نقطه B باید پایین بیاید، که با صفر شدن BL و یک شدن WL میسر میشود. مسیر عملیات نوشتن "1" در شکل - 3 - نشان داده شدهاست.
دو حالت ممکن است:
حالت اول: نوشتن سلول از "1" به "1" است. این حالت امکان پذیر نیست، زیرا هر دو نود B و BL در پتانسیل صفر هستند.
حالت دوم: نوشتن سلول از "0" به . - 0 -1 - "1" در سلول ارائه شده، تغییر حالت ازصفر به یک با فعال کردن WS قبل از فعال کردن WL آسان است.
- 2 نوشتن : "0" برای نوشتن "0" ولتاژ نود B باید افزایش یابد که با فعال شدن WL و BL= انجام میشود. مسیر نوشتن "0" در شکل - 4 - نشان داده شده است.
دو حالت ممکن است:
حالت اول: نوشتن سلول از "0" به . - 0 - 0 - "0" این حالت امکان پذیر نیست.
حالت دوم: نوشتن سلول از "1" به . - 1 - 0 - "0" این الگو نوشتن میتواند به سادگی در سلول ارائه شده با پایین آوردن ولتاژ WS انجام شود، بنابراین مسیر پایین بر از میان ترانزیستور M2 و BLB قطع میشود. سپس WL فعال میشود و عملیات نوشتن اجرا میشود. در سلول ارائه شده، سیگنال WS برای تضمین عملکرد صحیح استفاده میشود و با انتخاب صحیح مقدار سیگنال WS قبل از فعال کردن WL، انتقال از 1 - 0 و 0 - 1 میتواند به آسانی انجام شود.
