بخشی از مقاله
چکیده
در این مقاله، ابتدا سلول SRAM شش ترانزیستوری پایه، در فناوری نانولوله کربنی 32nm شبیهسازی و نتایج با سلول مشابه 32nm CMOS مقایسه شده است. سپس با تغییر پارامترهای ترانزیستور نانولوله کربنی در محدوده مناسب، عملکرد سلول SRAM در حالت-های نوشتن، خواندن و نگهداری مورد مطالعه قرار گرفته است. نتایج شبیهسازی نشان میدهد که توان مصرفی ناشی از جریان خاموشی و نشتی سلول SRAM با ترانزیستورهای CNT بیش از 30 برابر نسبت به مدار CMOS کاهش یافته و قابلیت اطمینان در عملیات نوشتن و خواندن مدار مبتنی بر CNT نسبت به نمونه CMOS بهبود یافته است.
سپس دو ساختار جدید برای سلولهای SRAM پیشنهاد شده است. مدار اول، یک سلول حافظه هفت ترانزیستوری است که ترانزیستور اضافهشده به مدار سلول حافظه شش ترانزیستوری، تا %50 اثر Clock Feed-through را کاهش میدهد و بدین ترتیب منجر به افزایش حاشیه نویز مدار در حالتهای خواندن و نوشتن میشود. مدار دوم پیشنهادشده یک سلول حافظه SRAM هشت ترانزیستوری است که در آن عملکرد خواندن، نوشتن و نگهداری، مشابه سلول شش ترانزیستوری پایه است؛ اما نتایج شبیهسازی مدار در HSPICE نشان میدهد که مقدار حاشیه نویز در عملیات خواندن تا %45 بهبود یافته است. هر دو مدار پیشنهادی در فناوریهای 32nm CNFET و 32nm CMOS شبیهسازی شدهاند تا عملکرد این مدارها در هر دو فناوری مقایسه و بهبود نتایج هم در تغییر ساختار و هم در تغییر فناوری مشخص شود.
کلید واژه- سلول حافظه، SRAM، حاشیه نویز، ترانزیستور نانولوله کربنی .CNFET
خاصی از اطلاعات نیاز دارد. مدارDRAM برای ذخیره هر بیت داده تنها به یک ترانزیستور و یک خازن نیاز دارد، در حالی که SRAM برای این کار به تعداد بیشتری - چهار یا شش - ترانزیستور نیاز دارد 45]؛.[ 41 از آنجا که تعداد ترانزیستورهای موجود در حافظه، ظرفیت آنرا تعیین میکند، ماژول DRAM در مقایسه با ماژول SRAM میتواند ظرفیتی تا شش برابر بیشتر داشته باشد. این درحالی است که قیمت کم حافظههای DRAM آنها را مورد توجه خریداران قرار میدهد .[12] علیرغم سرعت کمتر و مصرف توان بیشتر DRAM، بهعلت قیمت کمتر DRAMها، این نوع حافظهها بهعنوان رایجترین حافظههای اصلی بهکار گرفته میشوند.
اما حافظه SRAM هم، همچنان در ادوات بسیار و مخصوصا در شرایطی که سرعت مهمتر از ظرفیت است بهکار میرود. مخصوصا آنکه مصرف کم انرژی در SRAMها بهمعنای تولید گرمای کمتر است که امری مهممخصوصاً در پردازندهها محسوب میشود 15]؛.[13 چشمگیرترین کاربرد SRAMها در حافظه Cache پردازنده - یعنی جایی که سرعت اهمیت بسیار دارد - است. حتی درایوهای سخت افزاری، درایوهای نوری، و سایر وسایلی که نیاز به استفاده از حافظه یا بافرها دارند از مدارهای SRAM استفاده میکنند 10]؛8 و .[16-12
-2 سلول حافظه SRAM شش ترانزیستوری
شکل - 1 - مدار سلول حافظه SRAM شش ترانزیستوری را نشان می-دهد. مدار SRAM شش ترانزیستوری از دو اینورتر CMOS و دو ترانزیستور دسترسی - access - تشکیل شده است 17]؛.[12 دو خط بیتلاین Bit-Line - BL - و بیتلاین بار Bit-Line-Bar - BLB - به همراه خط وردلاین Word -Line - WL - عملیات خواندن و نوشتن بر روی سلول حافظه را برعهده دارند. در ادامه، نحوه اجرای عملیات خواندن، نوشتن و نگهداری بر روی سلول SRAM شش ترانزیستوری آورده شده است.
1؛2 عملیات نوشتن در SRAM شش ترانزیستوری متقارن
مراحل نوشتن "1" در Q و در نقطه مقابل، نوشتن "0" در QB به صورت زیر است:
-1 مقدمه
کاهش ابعاد برای دستیابی به مدارهای مجتمع سریعتر و بزرگتر ضروری است. برای برخی کاربردها، مقیاس کردن این اجازه را میدهد که قطعات بیشتری روی یک تراشه مجتمع شوند. بهعنوان مثال، کاهش اندازه ترانزیستورها، به طراحان ریزپردازندهها این امکان را می-دهد تا از حافظههای نهان بزرگتری بهمنظور بالابردن سرعت عملیات استفاده شود. مقیاسکردن همچنین این اجازه را میدهد که همان مدار، کوچکتر، ارزانتر و سریعتر بوده و توان کمتری مصرف کند ]؛1 .[8 متاسفانه کاهش ابعاد ترانزیستورCMOS، بیش از شرایط کنونی ممکن نیست، ولی قطعات نانوالکترونیک این امکان را فراهم میآورند که وقتی ترانزیستورهای CMOS توانایی کاهش ابعاد ندارند، کاهش ابعاد تراشهها همچنان ادامه یابد 13]؛.[9
سلولهای SRAM از اصلیترین بلوکهای ساختمانی در حوزه دیجیتال میباشند که با مشکل عدم کاهش ولتاژ آستانه در فناوری-های نانومتری روبهرو میشوند. همچنین، جریان نشتی ترانزیستورهای کانال کوتاه در حالت خاموشی، سبب عدم قابلیت اطمینان در سلول-های SRAM میشود. این جریان نشتی میتواند سبب تغییر ناخواسته گرههای داخلی SRAM گردد. این جریان بالای نشتی در حالت خاموشی، بیشتر در حالت نگهداری سلول SRAM نمایان می-گردد که سلول SRAM قادر به حفظ اطلاعات خود نمیباشد. به-دنبال چنین مشکلاتی، عملیات نوشتن و خواندن در سلولهای SRAM موفقیت آمیز نخواهند بود؛ لذا ترانزیستورهای نانولوله کربنی جایگزین مناسبی برای ترانزیستورهای MOS به شمار میروند و از این رو محققان علم الکترونیک دیجیتال، از ویژگیهای این ترانزیستور-ها در مدارهای طراحی شده خود، سود بردهاند 20]؛.[14
دو نوع حافظه با دسترسی تصادفی Random Access Memory - RAM - وجود دارد که استفاده از هر یک، فواید و معایب خاص خود را دارد: حافظه با دسترسی تصادفی ایستا - SRAM - و حافظه با دسترسی تصادفی پویا . - DRAM - برای آنکه DRAMها بتوانند داده را در خود نگه دارند، باید بهطور دائمی و متناوب refresh شوند 28]؛[26؛ اما SRAMها نیازی به شارژ متناوب ندارند، زیرا ترانزیستورهای تشکیلدهنده آنها تا زمانی که تغذیه قطع نشده است، داده را در خود نگه میدارند 30]؛.[28 این مشخصه SRAMها منجر سرعت بالای نوشتن/ خواندن دادهها در SRAM میباشد، چراکه برخلاف DRAM نیازی به شارژ متناوب ندارند.
پیچیدگی مدار و زمان زیادی که صرف بازیابی مداوم خازنها در حافظه DRAMمیشود، باعث کندتر ونامطلوبتربودنDRAMها در مقایسه با SRAMهامیشود. همچنین حافظه DRAM درمقایسه با SRAM توان بیشتری مصرف میکند که این امر در دستگاههایی که انرژی خود را از باتری تامین میکنند آشکارتر است. مدار SRAM در مقایسه با DRAM بسیار سادهتر است و دسترسی به حافظه را آسانتر میکند و سرعت را بالا میبرد 40]؛.[31 اما برخلاف DRAM که در ساختار خود از خازنها بهره میجوید، SRAM بیشتر به استفاده از ترانزیستورها میپردازد، به نحویکه SRAM در مقایسه با DRAM به ترانزیستورهای بیشتری برای ذخیره مقادیرشکل - 3 - نشان میدهد چگونه با افزایش مقدار CR که منجر به کاهش V میشود مقدار SNM افزایش مییابد .[ 43]
معمولا مقدار CR بین 1 الی 2.5 انتخاب میشود؛ اگرچه مقادیر بیشتر CR سبب افزایش SNM و جریان خواندن Iread میشود؛ ضمن آنکه افزایش جریان خواندن سبب افزایش سرعت سلول میشود اما این خود سبب افزایش مساحت سلول و هزینه خواهد شد.همانطور که گفته شد، نسبت ابعاد ترانزیستورهای Pull-Down به ابعاد ترانزیستورهای دسترسی Access، نسبت سلول Cell Ratio نامگذاری میشود و مقدار آن برابر با 2.5 میباشد. در ترانزیستورهای نانولوله کربنی مقدار L برابر با طول نانولوله کربنی و برای همهی ترانزیستورها یکسان و برابر با 32nm در نظر گرفته شده است.
بنابراین لازم است عرض ترانزیستورهای Pull-Down بزرگتر از عرض ترانزیستورهای دسترسی باشد. عرض ترانزیستورهای نانولوله کربنی از رابطه - 2 - بدست خواهد آمد [38] که در آن، DCNT قطر نانولوله، Pitch فاصله مرکز به مرکز نانولولههای مجاور و N تعدادنانولولههای کربنی میباشد. - لذا لازم است تا تعداد نانولولههای کربنی ترانزیستورهای Pull-Down دو یا سه برابر تعداد نانولولههای ترانزیستورهای دسترسی باشد. همچنین نسبت ترانزیستورهای بالاکش Pull-Up به ترانزیستورهای دسترسی باید بین 1 تا 2.5 انتخاب شود .[35] جدول - 1 - تعداد نانولولههای کربنی را برای ترانزیستورهای مدار سلول حافظه
-1 ابتدا BL تا VDD شارژ میشود و BLB به GND دشارژ شود. در این زمان ترانزیستورهای دسترسی قطع هستند. یعنی WL=0 میباشد.
-2 سپس ترانزیستورهای دسترسی وصل میشوند.
-3 پس از وصلشدن ترانزیستورهای دسترسی، خروجی Q به "1" میرود و در نقطه مقابل QB به مقدار "0" میرسد.
2؛2 عملیات نگهداری در SRAM شش ترانزیستوری متقارن
بهمنظور نگهداری بیتهای ذخیرهشده در خروجیهای Q و QB باید تنها ترانزیستورهای دسترسی قطع شوند. ابعاد این ترانزیستورها باید طوری انتخاب شود که جریان نشتی - جریانی که ممکن است در حین خاموشبودن از آنها عبور کند - ، در آنها سبب تغییر در مقدار خروجی نشود.
3؛2 عملیات نگهداری در SRAM شش ترانزیستوری متقارن
-1 ابتدا خطوط BL و BLB را تا VDD شارژ میکنیم.
-2 خطوط BL و BLB شناور میشوند - یعنی به VDD و GND وصل نیستند - .
-3 گیت ترانزیستورهای دسترسی فعال میشود . - WL=1 - هر کدام از خطوط BL و BLB دشارژ شد، بدین معنی است که خروجی متناظر آن صفر است. با این کار ترانزیستور دسترسی سمت راست MACR روشن میشود چراکه ولتاژ گیت -سورس آن از ولتاژ آستانه بزرگتر است ولی ترانزیستور دسترسی سمت چپ MACL خاموش است چرا که ولتاژ گیت وسورس آن برابر با VDD با اختلاف VGS=0 صفر است. در این حالت خط BLB از طریق ترانزیستورهای دسترسی سمت راست MACR و پایینکش سمت راست MPDR صفر میشود. بنابراین QB صفر است.نکته مهم، نسبت ابعاد ترانزیستورهای Pull-Down - Q1, Q2 - و ابعاد ترانزیستورهای دسترسی Access - Q5, Q6 - است که Cell Ratio نامگذاری میشود [48] یعنی :
میتوان نشان داد که چگونه با افزایش CR یا نسبت ابعاد ترانزیستور Pull-Down به ترانزیستور Access مقدار V کاهش مییابد. شکل - 2 - نشان میدهد هرچه مقدار CR بیشتر شود، مقدار V کمتر میشود. با کاهش مقدار V احتمال فیلپ شدن - تغییر حالت مقدار خروجیها - سلول در حین خواندن کمتر میشود. یعنی با افزایش CR احتمال روشن شدن ترانزیستور pull-down مقابل و یا خاموش شدن ترانزیستور pull-up مقابل کمتر میشود .[15]
