بخشی از مقاله
چکیده:
امروزه نیاز به مدارات تبدیل آنالوگ به دیجیتال با سرعت بالا و مصرف توان پایین ما را به سمت طراحی مدار مقایسه گر دینامیک با ماکزیمم سرعت و کمترین توان مصرفی سوق می دهد. نیاز به سرعت بالا و توان مصرفی پایین از یک سو و از طرفی فضای اشغالی کمتر و اندازه مدار نیز بسیار مهم است. طراحی مدار با تکنولوژی FINFET علاوه بر این که طراحی را در اندازه کوچک مقدور می سازد، باعث می شود تا با استفاده مناسب از قابلیت های این تکنولوژی و ساختار آن بتوان تاخیر در مدار را کم و سرعت آن را بالا برد و همچنین توان مصرفی را نیز به صورت چشمگیری کاهش داد. در این طراحی در ولتاژ 0.8v تاخیر مدار 270ps و توان مصرفی آن 17.1uw اندازه گیری شده است.
-1مقدمه
یکی از مهمترین بلوک های مدارهای تبدیل آنالوگ به دیجیتال - ADCs - ، مقایسه گر ها هستند که نیازمند سرعت بالا و تاون مصرفی پایین با داشتن حداقل فضای اشغالی می باشند. در طراحی های سابق برای بدست آوردن سرعت بالا تر نیاز به منبع ولتاژ تغذیه بیشتر بود و از این رو با این اعمال ولتاژ بیشتر، مصرف توان بیشتر را خواهیم داشت. فضای اشغالی بیشتری نیز برای دایکات ها نیاز خواهد شد. انجام عملیات مقایسه در ولتاژ پایین و در محدوده ولتاژ مود مشترک[1]، امری بسیار مهم در ساختار مقایسه گر ها و مبدل های آنالوگ به دیجیتال است.
تکنیک های زیادی در طراحی این گونه مدار ها به کار گرفته می شود از جمله تکنیک های [2] supply boosting و یا تکنیک [3] body driven، [4] و یا current mode، مورد استفاده قرار می گیرد.
برای این که بتوان سرعت را بالا برد، باید تاخیر در مدار را کاهش داد ولی با انجام این کار به طور معمول توان مصرفی ما نیز افزایش پیدا می کند. در این طراحی سعی شده که با کاهش تاخیر و افزایش سرعت، توان مصرفی مدار را نیز کاهش دهیم . در مدار های مقایسه گر پیشین، توان مصرفی پایین با ولتاژ پایین طراحی شده است اما تاخیر آن ها زیاد است، اما با طراحی جدید در این مقاله و استفاده مناسب از تکنولوژی FINFET و تکنیک های قابل استفاده در آن، توان مصرفی نیز همراه با تاخیر کم شده است که البته فضای اشغالی و اندازه ما نیز بسیار کوچک تر است. در ادامه چند نمونه از مدارهای پیشین طراحی شده در این زمینه که با تکنولوژی CMOS بوده بررسی می شود و مدار پیشنهادی با آن ها مقایسه می گردد.
-2مقایسه گر های دینامیک
-2-1مقایسه گر دینامیک پیشین
در مدار مقایسه گر ما باید دو سر ورودی را با هم مقایسه کنیم، اگر ورودی مثبت بیشتر بود خروجی ما VDD شود و اگر ورودی منفی ما بیشتر بود خروجی ما صفر گردد. در این مدار که در شکل [5] - 1 - ، [1] آمده است، دو ورودی ما که ترانزیستور M2 - مثبت- - IPN و ترانزیستور M1 - منفی- - INN می باشند. در صورتی که CLK یک باشد، مدار دینامیک ما عمل مقایسه را انجام می دهد.
اگر INN < INP باشد در نتیجه M2 روشن خواهد شد و M1 خاموش می شود. پس جریان p بیشتر از جریان N خواهد بود بنابراین جریان شاخه ی M2,M4,M6 بیشتر است و جریان شاخه های M1,M3,M5 کم می شود. با توجه به این که OUTN به گیت M4,M6 متصل است و OUTN رو به کاهش است و M4 از نوع nMOS پس رو به خاموشی می رود و M6 که از نوع pMOS است روشن می شود و به سمت VDD می رود و خروجی را به VDD می رساند.
OUTP به گیت M5 که از نوع pMOS است وصل شده و آن را خاموش می کند و M3 که nMOS است را روشن می کند. از OUTN یک مسیر از M3 به M1 و Mtail داریم که به زمین وصل می شود، در حالتی که مقایسه انجام نمی شود و CLK صفر است مقادیر خروجی یک می باشد و اگر INN > INP بود تمام موارد فوق بالعکس اتفاق خواهد افتاد و V OUTN > V OUTP می شود.
شکل :1 مدار مقایسه گر دینامیک پیشپین
-2-2مقایسه گر دینامیک - double-tail - 1
مدار شکل - 2 - ، [6] که با تغییراتی در مدار شکل - 1 - طراحی شده در صورتی که INN < IPN باشد در نتیجه M2 جریان بیشتری نسبت به M1 دارد و نقطه ی fn به سمت صفر می رود و چون MR2 به fn متصل است این ترانزیستور نیز به سمت صفر خواهد رفت و برعکس آن MR1 روشن شده و به سمت صفر رفته و OUTN را که به آن متصل است به سمت صفر میبرد و OUTP که به VDD وصل شده و M8 و M10 نیز به OUTN، که صفر می شود در نتیجه M8 کامل روشن شده و OUTP را به VDD وصل می کند و یک می شود.باز هم مانند مدار قبل اگر INN > INP بود همه چیز برعکس اتفاق می افتد.
