بخشی از مقاله
چکیده
رشد سریع فناوری ساخت مدارهای الکترونیکی و ورود به مرز فناوری نانو، همواره با مزایای دور از انتظاری است که چالشهای فراوانی را نیز فرا روی متخصصین الکترونیک قرار داده است. در این مقاله مدار جمع کننده سه سطحی با استفاده از فناوری نانولوله کربنی مرد بررسی قرار گرفته است.
طرح مدار با استفاده از شبیه ساز HSPICE و مدل ترانزیستور CNTFET ارائه شده توسط دانشگاه استنفورد در سال 2008 ، شبیه سازی شده و با استفاده از تحلیل گذاری که این شبیه ساز به ما می دهد مقدار توان مصرفی و همچنین تاخیر مدار را در شرایط مختلف بدست آورده شده و نتایج بدست آمده حاکی از ان است که توان مصرفی و تاخیر انتشار مدار و تعداد ترانزیستور ها به طور چشم گیری نسبت به طرح های قبلی کاهش یافته است.
-1مقدمه
با توجه به کاهش مقیاس قطعات نیمه هادی و مدارات مجتمع تا میزان محدوده نانومتر، صنعت نیمه هادی با چالشهای زیادی روبرو خواهد بود.کاهش مقیاس موجب اثرات بیشتر کانال کوتاه، کنترل کمتر گیت، افزایش نمایی جریانهای نشتی، تغییرات شدید فرآیند و چگالیهای توان غیرقابل در طی سه دهه اخیر CMOS مدیریت میشود. کاهش مقیاس تکنولوژی سرعت بالایی داشته است اما ممکن است به زودی به دلیل افزایش اثرات کانال کوتاه و محدودیتهای اتلاف توان به پایان برسد. بنابراین تکنولوژ ی های جایگزین برای ترانزیستورهای سیلیکون در حال کشف و بررسی می باشند.
نانولوله های کربنی به خاطر توانایی های منحصر به فرد الکتریکی و مکانیکی از جمله به خاطر تشابه عملکردشان و همچنین ابعاد خیلی کوچک، سرعت زیاد و با توان مصرفی بسیار پایین که از خود نشان داده اند توجه بسیاری از دانشمندان را به استفاده از این نانو لوله ها درطراحی مداراتشان به خود جلب کردند. از سوی دیگر بسیاری از دانشمندان بر این باور هستند که نانولوله های کربنی به دلیل قابلیت رسانش ویژه یک بعدی و نویزپذیری کم جایگزین مواد سیلیکونی در تراشه های نسل آینده را خواهند شد
تاخیر مدارات طراحی شده با ترانزیستورهای سیلیکونی بدلیل استفاده از خازن های میانی در مدارهای مجتمع بسیار مشهود است و این امر باعث پایین آمدن کارآیی کل مدار می شود. با توجه به این مساله در مداراتی که در طراحی آنها از خازن ها استفاده می کنند بدلیل کم بودن توانایی جریان دهی گیت هایی که بارهای خازنی را درایو می کنند سرعت مدارات بطور مشهود کاهش می یابد و این یکی از مشکلات طراحی مدارات مجتمع با ترانزیستورهای سیلیکونی است. پیدایش ترانزیستورهای مبتنی بر نانو لوله های کربنی1 بدلیل بکارگیری نانو لوله های کربنی در طراحی و ساخت سوئیچ های الکترونیکی می باشد. بنابراین ارائه یک طراحی بهینه از این عنصر کمک قابل توجهی به بهبود پارامتر های خروجی این مدارات خواهد کرد.
به طور رایج طراحی دیجیتال با استفاده از منطق دو ارزشی صفر و یک در فضای دودویی انجام میشود، با این حال می توان با اضافه کردن چند ارزش منطقی دیگر تحت عنوان منطق چندگانه در طراحی مدارهای دیجیتال بهره برد. از این میان منطق سه ارزشی به دلیل سادگی، عملکرد بهتری در محاسبه و پردازش سیگنالهای دیجیتال دارد. همچنین سادگی و بهرهوری انرژی را به دنبال دارد
در این مقاله، ابتدا بطور مختصر به اساس کار نانولولههای کربنی پرداخته و سپس تمام جمع کننده های رایج را مورد بررسی قرار خواهیم داد. در ادامه با تشریح مدارات چند ارزشی به طراحی جمع کننده با منطق سه ارزشی خواهیم پرداخت و نهایتا به تجزیه وتحلیل نتایج حاصل از شبیه سازی پرداخته می شود.
-2 اساس کار نانولوله کربنی
پس از کشف نانو کربن ، این مواد به صورت قابل توجهی در حوزه های مختلف علمی و به خصوص در نانو الکترونیک مورد بررسی قرار گرفته شد. نانو لوله کربنی نه تنها در سال های اخیر به علت ابعاد نسبتا کوچک و خصوصیات منحصر بفردی که دارد مورد مطالعه و بررسی قرار گرفته است بلکه به خاطر پتانسیلی که در پیاده سازی بسیاری از مدارات و تکنولوژی ها دارد به خوبی مد نظر پژوهشگران قرار گرفته است. بسته به زاویه چیدمان اتم در امتداد لوله ، 2 SWCNTمی تواند به عنوان یک نیمه رسانا یا فلز عمل کند . بردار کایرالیتی3 ، چیدمان اتم های کربن در امتداد تیوب را شرح می دهد و متناظر با زوج صحیح های - n1,n2 - است. همچنین قطر نانولوله از رابطه زیر بدست می آید.
می توان از خاصیت نیمه رسانایی SWCNT به عنوان یک کنترل کانال ضریب هدایت برای ساخت ترانزیستور های CNT استفاده کرد . در MOSFET ها ، این نوع از SWCNT ها می تواند به عنوان کانال بین سورس و درین و گیت لایه زیرین برای انتقال حامل استفاده شوند .
ترانزیستور های که در SWCNT استفاده می شوند نسبت به آنهایی که در نوع سیلکونی استفاده شده اند می تواند مزایای بهتری نظیر چگالی بالای جریان و نسبت Ion/Ioff بالای متعادلی که بر روی رفتار ترانزیستور ها ، اندازه مولکولی ، فرکانس انتقال تئوریکی و ولتاژ آستانه قابل تغییر وابسته به قطر نانو تیوب کربن که جزو یک از خواص مهم CNTFET ها هستند ، تاثیرات مهمی دارند را از خود نشان می دهند
اگر a فاصله اتم های کربن با شش ضلعی منظم باشد که تقریبا برابر با 1,44 Å است، ولتاژ آستانه CNTFET نیز به صورت زیر محاسبه می شود :
-3 تمام جمع کننده ها
تاکنون مدارات تمام جمع کننده CMOS زیادی ارائه شده اند. یکی از اولین تمام جمع کننده ها با24 ترانزیستور ارائه شده[4] و تمام جمع کننده بعدی پل1 است که با 26 ترانزیستور و به صورت متقارن پیاده سازی شده است
طرح 24 نسبت به 26تایی دارای توان مصرفی کمتر است و این به علت تعداد ترانزیستور کمتر است ولی به علت اینکه خروجی sum مدار 24 تایی باید منتظر خروجی بماند به همین دلیل میزان تاخیر مدار 24تایی بیشتر از مدار 26تایی است. یکی دیگر از مدارات ارائه شده مدار CPL2 است که با 18 ترانزیستور پیاده سازی شده است
در این طراحی ازترانزیستور عبور نوع N استفاده شده است. سپس نوع دیگری از CPL، 3DPL است که با 24ترانزیستور طراحی شده است
مشکل مدار CPL این بود که تمامی جریان ورودی در خروجی مشاهده نمی شد و برای رفع این مشکل، DPL با اضافه کردن ترانزیستور PMOS طراحی شد. طراحی های بعدی ارائه شده جمع کننده هیبرید و NCELL بودند که بر مبنای مدارات XOR/XNOR پیاده سازی شده بودند. تمام جمع کننده هیبریدکه دارای 26ترانزیستور بود و دارای سرعت بهتر و میزان تاخیر کمتر بود اگرچه به دلیل اضافه شدن در 4 ترانزیستور دارای مقدار توان مصرفی بیشتری بود
تمام جمع کننده NCELL دارای 14ترانزیستور بود که سیگنال خروجیsum این مدار دارای سوئینگ کامل نبود. تمام جمع کننده طراحی شده با تکنولوژی N10T ، نیز از نوع CMOS بود که به خاطر استفاده از تعداد ترانزیستور کمتر - 10ترانزیستور - دارای بهترین بهره وری و همچنین سطح کوچکتر بود. محدودیت های موجود در ترانزیستور هایCMOS، طراحان مدارات دیجیتال را تشویق کرد که از تکنولوژی نانولوله های کربنی برای پیاده سازی طراحی های خود استفاده کنند
-4 مدارات چند ارزشی
در دهه های اخیر کارهای زیادی در مورد منطق چند ارزشی4 انجام شده است . با استفاه از MVL می توان به چگالی مداری بالاتری رسید و عملیات های پیچیده را با کمترین اتصالات و مشکلات ناشی از آنها پیاده سازی کرد . منطق سه گانه به علت پتانسیل های بهینه آن در منطق باینری و طراحی سیستم های دیجیتال مورد توجه قرار گرفته است . برای نمونه می توان از منطق سه گانه برای ساده سازی و ذخیره سازی در طراحی مدارات دیجیتال استفاده کرد چرا که آنها می تواند پیچیدگی اتصالات و تعداد ترانزیستور های به کار رفته را نیز کاهش دهند . دو نوع مدار منطق ارزش چند گانه شامل مد جریان و مد ولتاژ وجود دارد
در منطق سه گانه مد ولتاژ ، سه سطح ولتاژی - کم ، متوسط و بالا - به ترتیب با مقادیر 2،1،0 ارائه می شود . طراحی مدار مد ولتاژ MVL باید از ترانزیستور هایی استفاده شود که دارای ولتاژ آستانه مختلف هستند . در طراحی مدارات CNTFET ترانزیستور هایی با ولتاژ های مختلف آستانه را می توان از طریق کنترل قطر CNT ها به دست آورد . در کارهای قبلی ، تکنیک های زیادی وجود دارد که برای پیاده سازی مدارات مبتنی بر MVL ، نشان داده شده است.
سیستم منطق چند ارزشی در مقایسه با سیستم های مرسوم باینری نظیر قابلیت پردازش داده افزایش یافته به ازای هر واحد ناحیه، کاهش تعداد و پیچیدگی ارتباطات و اتصالات و همچنین کاهش یافتن تعداد دستگاهای فعال در درون یک تراشه ، خصوصیات بهتری دارد. از این رو در مداراتی که طراحی ها بر اساس منطق چند ارزشی باشد ، مدارات ساده تر ، انعطاف پذیر تر و فشرده تر خواهند بود. با استفاده از MVL ، سرعت بالاتر رفته و اتلاف انرژی نیز کم می شود.به منظور به دست آوردن سیستمی با منطق سه گانه از دو مقدار منطقی 0 و 1 استفاده میشود.
