بخشی از مقاله
چکیده
از زمانی که کامپیوتر به دنیای محاسبات قدم نهاد محققان توجه زیادی به عمل جمع داشتند. این توجه بدین منظور بود که با کمک یک جمع کننده قادر بودند، هر چهار عمل اصلی را پیادهسازی کنند. بهبود یافتن جمع کنندهها باعث بهبود کل سیستممی شود بنابراین طراحی بهینه از این عنصر بهبود قابلتوجهی در عملکرد پردازندهها خواهد داشت. در این مقاله نیز تلاش شد با بارگیری از ترانزیستورهای کربن نانو تیوب به ارائه یک تمام جمع کننده جدید پرداخت شود. طرح پیشنهادی با کمک نرمافزار HSPICE در دمای 27 با 12 ترانزیستور کربن نانوتویوب در ولتاژ 0.65V شبیهسازیشده است. نتایج بهدستآمده بیانگر این موضوع هست که مدار مربوطه توانست بهبود قابلتوجه در پارامترهای تأخیر، توان مصرفی و PDP داشته باشد.
-1 مقدمه
با توجه به این نکته که تمام جمع کنندهها اساس پیادهسازی چهار عمل اصلی میباشند و با کمک یک تمام جمع کننده میتوان اعمال جمع، تفریق، تقسیم و ضرب را پیادهسازی کرد درمییابیم که تمام جمع کنندهها همچون قلب تپنده پردازندهها میباشند و بهبود یک تمام جمع کننده باعث بهبود کل سیستم میگردد. بدین منظور در چند دههی اخیر محققان تلاش بسیاری برای بهبود این مدارها کردهاند. نتایج حاصل از تلاش محققان سبب تسهیل طراحی سبکهای مختلف کارخانههای ساخت IC شد . کلیه روشهای موجود تلاش کردهاند تا به طریق - 1 - مدار را در بهترین عملکرد ارائه دهند. در رابطه B,A - 1 - و Cin ورودی و Sum وCarry خروجی هست
از ابتداییترین روشهای پیادهسازی روش CMOS هست که توانست با استفاده از ترانزیستورهای منظم پایینبر و بالابر به ارائه جمع کننده بپردازد 7]،13،12،. [24 در سال Zimmermann 1997 و همکارانش توانستند نام آشناترین جمع کننده این روش را به نامه جمع کننده آیینهای را با 28 ترانزیستور MOSFT ارائه دهند .[24] امید کاوی و همکارانش توانستند با 26 ترانزیستور یک جمع کننده با سرعتبالا نسبت به قبل ارائه دهند زیرا توانستند از طبقات مدار بکاهند که کاهش طبقات باعث کاهش میزان خازن بار شد
ازآنجاکه درروش CMOS از تعداد زیادی ترانزیستور MOSFT استفاده میشد. محققان تلاش زیادی برای حذف تعدادی از ترانزیستورها کردند. یکی از روشهای که به همین دلیل ابداع شد روش Pass-transistor Logic هست 3]،6،8،19،.[21 به دلیل آنکه ترانزیستورهای PMOS توانایی انتقال مناسب VDD و ترانزیستورهای NMOS توانای انتقال مناسب VSS را نداشتند و باعث افت یا افزایش ولتاژ خروجی مدار به میزان یک ولتاژVth میگشت و روش Pass-transistor Logic نیز از ترانزیستورهای گذر استفاده میکند درنتیجه خروجی این نوع مدارها FULL-SWING نبوده و با مشکل درایو کردن طبقات بعدی روبرو بود. به همین منظور برای رفع این مشکل روشی به نام روش گیت عبور معرفی شد که میتوان بزرگترین مشکل این روش را افزایش تعداد ترانزیستور دانست زیرا یک گیت عبور جایگزین یک ترانزیستور گذر شده بود.
با تمامی این تفاسیر موفقترین روش در حذف ترانزیستورها را میتوان روشهای استفاده از ترانزیستورهای گذر معرفی کرد. علیرغم وجود ضعف در درایو کردن طبقات بعدی به دلیل قدرت کاهش حجم در مدار این روشها علاقهمندان زیادی را دارد و توانست جایگاه خود را در صنعت طراحی مدارات مجتمع حفظ کند. در چند دههی اخیر روشهای دینامیک نیز علاقه مندان خاص خود را داشت
این روش با بهرهگیری از کلاک پالس توانست تعداد ترانزیستورهای روش مرسوم CMOS کاهش دهد؛ زیرا در هر طبقه یکی از دو قسمت مرسوم CMOS یعنی قسمتهای بالابر یا پایینبر را حذف میکند. در این روش تعداد ترانزیستورها از 2N به N+2 کاهش یافت ولی چند مشکل ازجمله اشتراک بار، بلااستفاده ماندن نیمی از پریود زمان، افزایش پیچیدگی در مدارو امکان به وجود آمدن هازارد برای مدارها این روش طراحی به وجود آمد. یکی از جدیدترین روشهای طراحی روشی است به نام تابع جمع اکثریت« هست
در این روش بااتصال موازی خازنهای که تعداد آنها فرد است و کمکگیری از دو گیت NOT توانستند خروجی مدار را برابر با میزان اکثریت ورودیها قرار دهند .این روش باوجود کاهش چشمگیر حجم مدار با مشکل افزایش تأخیر در مدار روبرو بود.شارژ و دشارژ شدن خازنها کاری وقتگیر است و نیاز به زمان دارد ازآنجاییکه روش تابع جمع اکثریتاکثراً به کمک تعدادی خازن پیادهسازی می شد به همین منظور این مدارها با کاهش سرعت روبرو بودند. با بروز مشکلاتی چون : تونل زدن الکترونها از درون کانال کوچک ، پوشش عایق بسیار نازک و درنتیجه نشتی جریان و اتلاف توان مصرفی که در تولید ترانزیستورها در حجمهای کمتر از 22nm به وجود آمد، محققان را بر آن داشت تا چارهای برای این مشکل بیندیشند.
در سال 1991 با کشف نانولولههای چند دیوارهی کربنی و چند سال بعد با ارائه نانولولههای کربنی تک دیواره به دست S.JIJIMA روح جدیدی به صنعت مدار مجتمع داده شد. . نانولولههای تک دیواره ، به دلیل خاصیتت رسانش تک بعدیشان در مقیاس نانو ، جانشین خوبی برای فلزات و نیمهرساناها، بهحساب آمدند.به دلیل انحراف کم الکترونها در نانولولههای کربنی ، با جایگزین کردن این عناصر بهجای کانال ترانزیستور ،سایز آن از 22nm کاهش یافت. با قرار گرفتن نانولولههای کربنی به جای کانال ترانزیستور مزایای بسیاری به این ترانزیستورها اضافه شد .شاید مهمترین آنها بعد از کاهش حجم دارا بودن ولتاژ آستانه قابلکنترل باشد که برای اثبات این موضوع باید به - 2 - مراجعه شود:
در رابطههای فوق m و 2n مقدار ثابت ، D قطر نانولولههای کربنی ، a0 فاصله بین دو اتم کربن ،V انرژی پیوند کربن ،e اندازه شارژ الکترون و Vth ولتاژ آستانهی ترانزیستور هست . قطر نانولولههای کربنی رابطه عکس با ولتاژ آستانه دارد.با توجه به این نکته که مقدار قطر نانولولههای کربنی قابلکنترل است درنتیجه با افزایش قطر نانولولههای کربنی میزان ولتاژ آستانه کاهش مییابد و بلعکس. که این امر خود بنیان ارائه برخی مدارها جدید گشت. در ده سال اخیر با استفاده از این ترانزیستورها مدارهای جمع کننده ی زیادی ارائهشده است 23]،22،18،17،16،11،9،5،4،.[2که با بهرهگیری از خاصیت جریان دهی بالا ،حجم کم ترانزیستورها و قابلیت تغییر ولتاژ ، باعث بهبود پارامترهای مداری گشته است.
با توجه به نکات بیانشده درمییابید طراحی تمام جمع کننده در حالت بهینه اهمیت زیادی دارد به همین منظور در این مقاله به ارائه یک مدار تمام جمع کننده پرداخته شده است. که این ارائه به شرح زیر است: ابتدا به معرفی طرح پیشنهادی میپرداخته شد است سپس نتایج شبیهسازی با نتایج بهدستآمده در مقالات مربوطه مقایسه میشود و در آخر به جمعبندی مطالب در بخش نتیجهگیری میپردازد.
-2 مدار پیشنهادی
همانگونه که در شکل - 1 - قابلمشاهده است مدار پیشنهادی با کمک 14 ترانزیستور کربن نانو تیوب پیاده شده است
شکل : - 1 - یک شماتیک مدار پیشنهادی
با مروری بر طرح ارائهشده با کمک کربن نانو تویوب درمییابیم که اکثر طرحهای ارائهشده به کمک تابع جمع اکثریت پیادهسازی شده و این موضوع بیانگر این امر هست که از تعداد زیادی خازن در این طرحها استفادهشده است درصورتیکه دو عامل مخرب در مدار، خازنها و مقاومتها میباشند ،کاهش این دو عنصر بهبود قابلتوجهی را در پارامترهای مدار خواهد داد.به همین منظور همانگونه که در شکل - 1 - میبینید طرح پیشنهادی از خازن استفاده نکرده است.به همین منظور احتمال این میرود به دلیل حذف زمان عمل شارژ دشارژ خازنها از مدار سرعت مدار، پیشنهادی بهبود یابد .
همچنین با توجه به شکل مدار درمییابیم که مدار ارائهشده توانست در دوطبقه پیادهسازی شود که این موضوع نوید سرعت بهتری نسبت به سایر طرحهای ارائهشده میدهد . با توجه به آنچه گفته شد به نظر میآید مدار پیشنهادی تمرکز زیادی بر روی بهبود سرعت جمع کننده داشته و توجه زیادی به توان مصرفی نداشت. اما با توجه به رابطه - 4 - که مجموع توان تلفشده در یک گیت دیجیتال بهطورکلی محاسبه میکند برآورد میشود، مدار پیشنهادی توجه ویژهای به مصرف توان داشت
با توجه به اینکه Fclk مشخصکننده فرکانس کلاک سیستم ، Vi swing ولتاژ سوئینگ در گره iام - در حالت ایدئال Vdd می باشد - ،Ci load خازن load در گره iام،i فاکتور اکتیویتی در گره i ام،I isc جریان اتصال کوتاه مدار،Iiجریان نشتی هست .با توجه به رابطه - 4 - این موضوع بهوضوح روشن است که با حذف مسیرهای استاتیک بین زمین و VDD میتوان توان مصرفی را کاهش داد.
با توجه به شکل - 1 - درمییابیم که در مدار بهجز در قسمت وارون کردن ورودی C هیچ مسیر استاتیکی بین زمین و VDD وجود ندارد .این امر بیانگر این موضوع هست که مدار مربوطه توان مصرفی استاتیک بسیار کمی را استفاده میکند . همچنین توان دینامیک وابسته به میزان VDD هست و ازآنجاکه ترانزیستورهای کربن نانو تیوب افت بسیار کمی دارند در این مقاله میزان VDD به حداقلترین میزان ولتاژ خود رسیده است
