مقاله طراحی یک تمام جمع کننده تفریق کننده برگشت پذیر تحمل پذیر خطا

بخشی از مقاله

چکیده

مدارهای برگشت پذیر به عنوان یک فناوری نوین به دلیل داشتن ویژگی هایی همچون صفر بودن توان مصرفی، از دست ندادن اطلاعات به صورت گرما، نداشتن انرژی تلفاتی، تناظر یک به یک بین ورودیها و خروجیها نسبت به سایر مدارها بیشتر مورد بررسی و مطالعه قرار گرفتهاند. با این حال، دستهای از مدارهای برگشتپذیر که دارای ویژگی تحملپذیری خطا هستند، کمتر مورد بررسی قرار گرفتهاند. این ویژگی در گیت هایی قابل بررسی است که تحمل پذیر خطا باشند.

در این مقاله، ابتدا با مقایسه بین گیتهای برگشتپذیر، گیتهایی که دارای ویژگی تحملپذیری خطا هستند را مطرح کرده، سپس بلوک برگشت پذیر جدید به نام FFPFA که همانند یک گیت کامل عمل می کند، ارائه شده است. با استفاده از مدار برگشت پذیر FFPFA، یک تمام جمعکننده/تفریقکننده بهینه تحملپذیر خطا با ویژگی تحمل پذیر خطا پیشنهاد شده است. مقایسه این طرح با طرحهای موجود، نشان داده است که مدار پیشنهادی در این مقاله، علاوه بر دارا بودن ویژگی تحمل پذیر خطا، دارای هزینه کوانتومی، تعداد گیتها و فضای مصرفی کمتری نسبت به سایر طرحهای موجود است.

مقدمه

بر اساس قانون Moore، با توجه به اینکه تعداد ترانزیستورها تقریبا هر 18 ماه دو برابر می شود در آیندهی نزدیک با محدودیتها وچالشهای فیزیکی مواجه خواهیم شد .[1] تحقیقات لانداور نشان میدهد که پردازش اطلاعات در مدارهای معمولی صرف نظر از تکنولوژی ساخت و بهبود عملکرد ساختاری منجر به اتلاف توان می-شود [2]، که این اطلاعات به شکل گرما از بین می روند. مقدار اتلاف هر بیت از این اطلاعات که در طول یک فرآیند، هدر میروند برابر با KTln2 ژول انرژی است بطوریکه k ثابت بولتزمن و T دمای مطلق در محیط عملیاتی میباشد. در سال 1973، بنت راهکار کاهش اتلاف انرژی را منوط به طراحی گیتهای منطقی برگشت-پذیر1 دانست 

در گیتهای منطقی برگشتپذیر، قابلیت بازیابی و تولید دوبارهی ورودیها در خروجیها وجود دارد. اگر چه این روش منجر به تولید خروجیهای زائد2 میشود و پیادهسازی مدارهای برگشتپذیر را نسبت به مدارهای معمولی دشوارتر میسازد [4-6]، اما اتلاف انرژی را به صفر میرساند. ضمن آنکه محاسبات برگشت-پذیر کوانتومی قابلیتهای مهمی در محاسبات دشوار و توابع چند جملهای و لگاریتمی و طراحی سیستم های رمزنگاری دارند

از جمله کاربردهای محاسبات برگشتپذیر میتوان به محاسبات نوری، محاسبات مبتنی بر DNA ، بیوتکنولوژی و بیوانفورماتیک، طراحی CMOS کم توان، پردازش سیگنال دیجیتال، ساخت کامپیوترهای دستی و قابل حمل، رمزنگاری، امنیت اطلاعات و نانوتکنولوژی اشاره کرد

تمام جمعکنندهها به عنوان یکی از واحدهای محاسباتی پردازشگر، مبنای مهمی در عملیات دیجیتال و طراحی واحدهای پردازنده هستند. مدارهای جمعکننده برگشتپذیر متنوعی تا کنون پیشنهاد شده است. اما در طراحی جمعکننده برگشتپذیر با ویژگی تحمل پذیر خطا [13]، تحقیقات کمتری صورت گرفته است. این پژوهش یک دروازه منطقی برگشتپذیر حفظکننده توازن جدید پیشنهاد کرده و با استفاده از آن یک مدار تمام جمعکننده برگشتپذیر بهبود یافته با قابلیت تحمل پذیری خطا ارائه میکند. در جداول 1 تا 3 کارایی طرح پیشنهادی، با مدارهای مشابه مقایسه شده است.

دروازه های منطقی برگشتپذیر

برای یک گیت های منطقی برگشتپذیر بین بردار ورودی In={I1'…'In} و بردار خروجی Out={O1'…'On} تناظر منحصر به فردی برقرار است .[4-6] عوامل مهمی در کارایی و عملکرد مدارهای برگشتپذیر از جمله هزینه کوانتومی، تاخیر، تعداد گیتها، تعداد ورودیهای ثابت، تعداد خروجیهای بیاهمیت، محاسبات منطقی کل و پیچیدگی سخت افزاری وجود دارند که برای مطالعه بیشتر میتوانید به منابع [14-16] مراجعه کنید. تا کنون درمقالات مختلف، گیت های برگشتپذیر پر کاربردی معرفی شدهاند. که ازبین آنها ،گیتهای پایهای مانند NOT، FG، PG و TG، مشاهده می-شوند. برای افزایش آگاهی در مورد این دروازهها و مشخصات پایه و چگونگی پیاده سازی و تاریخچه آنها به مراجع 15]،18 ] [6،[17 مراجعه کنید.

دروازههای برگشتپذیر حفظکننده توازن

فرآیندهای تحملپذیرخطا قادر به کنترل خطا و ادامه عملیات درصورت بروز خطا هستند. در بسیاری از سیستمهای ارتباطی، حوزههای نانوتکنولوژی و سیستمهای محاسباتی، طراحی مدارات تحملپذیر خطا با ویژگی توازن بیتها تاثیر بسزایی داشته است [5] .[20] این گیتها که ذخیرهکننده پریتی هستند نگهدارنده بیت پریتی بوده و دارای توازن برابر بین ورودیها و خروجیها هستند بطوریکه XOR بین ورودیها برابر با XOR بین خروجیها می-باشد. تعداد کمی از این گیتها از جمله F2G، FRG، NFT و غیره در تحقیقات اخیر ارائه شده است18-23]،.[13 برخی از این گیت-های مهم که در این مطالعه مورد استفاده قرار داده شده است، به شرح زیر معرفی میشوند.

•  دروازههای IG و MIG

گیتهای برگشتپذیر IG و MIG دارای 4 ورودی و 4 خروجی با ویژگی تحملپذیری خطا هستند. بلوکدیاگرام دروازههای منطقی IG و MIG به ترتیب در مراجع[22, 24] نشان داده شدهاند. هزینه کوانتومی محاسبه شده برای آنها 7 است. از این دروازهها برای پیاده-سازی تمام جمعکننده تحملپذیر خطا استفاده شده است.

•  دروازه F2PG

گیت F2PG با هزینه کوانتوم 14 برای طراحی مدار تمام جمع-کننده ارائه شده است. بلوک دیاگرام و نمایش کوانتومی این گیت در مرجع [24] نشان داده شده است.

•  دروازه ی PPRG

گیت برگشتپذیر PPRG دارای 4 ورودی و 4 خروجی با ویژگی تحمل پذیر خطا هستند. بلوکدیاگرام دروازههای منطقی فوق در مرجع [29] نشان داده شدهاست. هزینه کوانتومی محاسبه شده برای آن 7 گزارش شده است. از این دروازه برای پیادهسازی تمام جمع-کننده تحملپذیر خطا استفاده شده است. در طراحی تمام جمع کننده فوق در مرجع [29] از دو دروازه ی F2G و یک دروازه ی PPRG استفاده شده است که دارای ویژگی تحمل پذیر خطا می باشد و هزینه کوانتوم مدار پیشنهاد شده ی نهایی برابر با 11 می باشد که توسط سه دروازه منطقی برگشت پذیر طراحی شده است.

•  دروازه ی PPPG

دروازهی برگشتپذیر PPPG دارای 5 ورودی و 5 خروجی با ویژگی تحمل پذیر خطا می باشد. بلوکدیاگرام این دروازهی منطقی در مرجع [30] نشان داده شدهاست. این بلوک 5 ورودی 5 خروجی دارای پیچیدگی سخت افزاری مناسبی نبوده و ساختار کوانتومی آن طراحی نشده است. همچنین هزینه کوانتومی آن گزارش نشده است. پس از باز کردن این دستورالعمل شما به راحتی میتوانید با بازنویسی بر روی هر بخش مقاله خود را مطابق فرمت همایش تهیه نمایید.

•  بررسی دروازه های موجود

مزیت مطرح شده در مرجع [30] طراحی مدار جمع کننده تنها با یک دروازه ی منطقی 5 ورودی 5 خروجی میباشد و به دلیل نداشتن طرح کوانتومی و عدم گزارش هزینه کوانتومی طرحی کارآمد نیست. از طرفی طراحی دروازه های منطقی برگشت پذیر با 5 ورودی و 5 خروجی از نظر تکنولوژیکی و پیاده سازی سخت افزاری با محدودیت هایی مواجه است. بنابراین این دسته را می توان به عنوان یک مدار یا بلوک کوانتومی ارائه داد و معرفی آنها به عنوان گیت منطقی از نظر استاندارهای طراحی و نوع ساختار درست نمی باشد. لذا ما در این مقاله طرح خود را به عنوان یک بلوک یا مدار کوانتومی ارائه کرده ایم. همچنین ساختار کوانتومی آن را ارائه نموده و هزینه کوانتومی آن را نیز گزارش کرده ایم. هزینه کوانتومی ساختار پیشنهادی ما بهینه و مشخص بوده و بهتر از طرح های دیگر می باشد.

طرحهای موجود و کارهای انجام شده

مدارهای مختلفی از تمام جمعکنندههای برگشتپذیر با ویژگی تحملپذیری خطا در تحقیقات قبل ارائه شده است .[22- 26] دستاورد تلاش این محققان ارائه مدارهای جمع کننده کامل یک بیتی و برگشتپذیر با قابلیت حفظ توازن یا تحملپذیری خطا بوده که در [25] با هزینه کوانتوم 20 و در [22-24] با هزینه کوانتوم 14 ارائه شدهاند. همچنین در بررسی آخرین پژوهش انجام شده، محققان در [ 26] یک تمام جمعکننده تحملپذیر خطا را با استفاده از 4 گیت و با هزینه کوانتوم 11 ارائه دادند که از نظر هزینه کوانتوم بهتر از طرحهای موجود میباشد، اما این طرح با چهار دروازه منطقی برگشت پذیر 3×3 پیاده سازی شده است که تاخیر آن از ورودی به خروجی و فضای مصرفی آن بهینه نیست. شکل 1 نشان دهندهی دیاگرام ساختاری این طرح میباشد.

در شکل 2 یک جمع کننده با استفاده از 4 گیت FRG و با هزینه کوانتوم 20 ارائه شده است.[25] همچنین یک جمع کننده بهینه در [23] با هزینه کوانتوم 14پیشنهاد شده است که از آبشاری کردن دو گیت MIG طراحی شده است. این ساختار اگرچه دارای دو گیت و هزینه کوانتوم 14 می باشد اما کمترین پیچیدگی سخت افزاری را دارد. این مدار در شکل 3 به تصویر کشیده شده است. در [22] یک تمام جمع کننده با هزینه کوانتوم 14 و با اتصال دو گیت IG ارائه شده که در شکل 4 نشان داده شده است.

همچنین یک جمع کننده با استفاده از یک گیت 5×5 با هزینه کوانتوم 14 در [24] ارائه شده است. مدار نامبرده در شکل 5 نمایش داده شده است. اخیرا نیز یک ساختار جمع کننده کامل با ویژگی تحمل پذیر خطا توسط یک گیت 4×4 PPRG و دو گیت 3×3 F2G با هزینه کوانتوم 11 در [29] ارائه شده است. ساختار مدار پیشنهادی فوق در شکل 6 نمایش داده شده است. یک ساختار جمع کننده کامل با ویژگی تحمل پذیر خطا توسط یک گیت 5×5 PPPG در [30] ارائه شده که در شکل 7 نمایش داده شده است. این مدار با نام PFTFA معرفی شده است که توسط یک گیت PPPG با 5 ورودی و 5 خروجی طراحی شده است. در مرجع فوق ساختار کوانتومی و هزینه کوانتومی طرح فوق گزارش نشده است. ویژگیهای مدارهای جمعکننده موجود و مقایسه آن با طرح پیشنهاد شده در بخش بعد مورد بررسی قرار گرفته و در قالب متن و جداول 1 تا 3 گزارش شده است.

شکل :1 ساختار تمام جمعکننده موجود در [26]

شکل :2 ساختار تمام جمعکننده موجود در [25]

شکل :3 ساختار تمام جمعکننده موجود در [23]

شکل :4 ساختار تمام جمعکننده موجود در [22]

شکل :5 ساختار تمام جمعکننده موجود در [24]

شکل :6 ساختار تمام جمعکننده موجود در [29]

شکل :7 ساختار تمام جمعکننده موجود در [30]

طرحهای پیشنهادی

بلوک منطقی برگشت پذیر جدید با ویژگی تحمل پذیر خطا

در ادامه، یک مدار جدید 5×5 برگشتپذیر حفظکننده توازن پیشنهاد و با نام FFPFA نامگذاری میشود. بلوک ساختاری دروازه منطقی پیشنهادی در شکل 8 و پیاده سازی کوانتومی آن مطابق شکل 9 نشان داده شده است. دراین مدار، XOR بین ورودیها با XOR بین خروجیها برابر است و نشان میدهد این مدار نگهدارنده پریتی و دارای توازن بین ورودی و خروجی میباشد. این ویژگی دارای کاربرد مهمی در طراحی سیستمهای مطمئن، تحملپذیر خطا و در حوزههای نانو تکنولوژی است بطوریکه مکانیسم کشف و تصحیح خطا در آنها اهمیت فراوانی دارد. هزینه کوانتوم این گیت که در مدارهای جمعکننده حائز اهمیت است برابر 10 میباشد.

نظر به اینکه پیادهسازی و تحقق مدارهای کوانتومی در تکنولوژی اتوماتای سلولی کوانتومی [27] بر پایه توابع اکثریت [28]، توابع چند جمله-ای و جهانی می باشد، لذا طراحی گیتهای منطقی برگشتپذیری که قادر به تولید کلیه توابع میباشند همواره مورد توجه محققان بوده است. بنابراین معماری پیشنهاد شده در این پژوهش یک مدار کامل و جهانی است که میتواند کلیه توابع منطقی و محاسباتی از جمله XOR، XNOR، OR، NOR، AND، NAND, NOT و عملیات حسابی اصلی را تولید کند. با این دروازه میتوان کلیه توابع منطقی و محاسباتی را در خروجی بدست آورد. در نتیجه ساختار پیشنهادی ما یونیورسال می باشد.

شکل :8 بلوک دیاگرام مدار حفظ کننده توازن پیشنهاد شده

شکل :9 پیاده سازی کوانتومی مدار برگشت پذیر پیشنهادی FFPFA