بخشی از مقاله
خلاصه :
در این مقاله ما یک سلول تمام جمع کننده 1 بیتی [1] با 8 ترانزیستور را با تکنولوژی های مختلف شبیه سازی کرده ایم تا به بهترین توان مصرفی و تاخیر زمانی دست یابیم.در این شبیه سازی ها، هم از تکنولوژی های مورد استفاده برای تراتزیستور های CMOS استفاده شده ، و هم شبیه سازی با نسل جدید ترانزیستور های کربن نانو تیوپ انجام شده است .[2]تکنولوژی های استفاده شده 90نانومتر[3,4]،180 نانومتر و 32نانومتر میباشد.
با توجه به شبیه سازی ها و نتایج بدست آمده بهترین توان و تاخیر که تقریبا برابر با هم می باشند مربوط به تکنولوژی 90 نانومتر و 32 CNTFET نانومتر می باشد که به ترتیب مقدار 1121,4 میلی وات و 2194,9 میلی وات را دارا می باشند.تمامی شبیه سازی ها با استفاده از نرم افزار TSMC HSPICE انجام شده است.
.1 مقدمه:
امروزه مدار های متعددی برای نشان دادن عملکرد تمام جمع کننده ارائه شده است که در همه آن ها توان مصرفی و سرعت دو عامل بسیار مهم برای طراحی می باشد.[5] برای دستیابی به توان های مصرفی پایین تکنیک ها و روش های متعددی ارائه شده است از جمله آن ها استفاده از تکنولوژی های مختلف در شبیه سازی می باشد. نیاز به توان های مصرفی پایین موجب شده است که طراحان مدارات مجتمع، به کم کردن تعداد ترانزیستور ها بپردازند.
در یک تمام جمع کننده سه ورودی A، B و Cin وجود دارد که دو خروجی SUM و CARRY را تشکیل میدهند
بلاک دیاگرام کلی تمام جمع کننده مورد نظر به صورت شکل 1 و مدار آن به صورت شکل شماره 2 میباشد:
شکل : 1 بلاک دیاگرام تمام جمع کننده مورد نظر
شکل :2 مدار تمام جمع کننده مورد نظر
