بخشی از مقاله
چکیده -
جمع کننده های دیجیتال یکی از عناصر اصلی تجهیزات پردازش دیجیتال، خصوصآ فیلترهای دیجیتال میباشند که نیاز مبرمی به طراحی و تولید این المان با پارامترهای خروجی بهتر در تکنولوژی های چندسال آینده احساس میگردد. در تکنولوژی هایی مانند اینترنت اشیاء، ساخت پردازنده های کوچک و بسیاری کاربردهای دیگر، طراحی جمع کننده هایی با تاخیر کم و مصرف انرژی پایین همراه با کوچک بودن تجهیز بسیار حیاتی میباشد. جمع کننده ها با ترانزیستورها وتکنولوژی های متفاوتی طراحی و ارائه شده است که هرکدام از این جمع کننده ها دارای نقاط قوت و ضعف مختص خود میباشند.
در این مقاله 4 روش طراحی جمع کننده ها که شامل جمع کننده با ترانزیستورهای سی ماس، ترانزیستور نانوتیوب کربنی، ترانزیستور تک الکترون و آتوماتای سلولی کوانتوم میباشد، مورد بررسی قرار گرفته است و پارامترهای خروجی این جمع کننده ها بهمراه مزایا و معایب آنها باهم مقایسه شده اند. نتایج خروجی نشاندهنده تاخیر و مصرف توان کم جمع کننده های تک الکترون و آتوماتای سلولی کوانتوم نسبت به سی ماس و نانوتیوب کربنی میباشد، لیکن مشکل آنها عدم کارکرد دقیق آنها در دماهای بالا - دمای اتاق - میباشد.
-1 مقدمه
فیلترهای دیجیتال کاربرد زیادی در سیستم های الکترونیک و مخابراتی مانند فرستنده ها و گیرنده های آنتن های رادار، تجهیزات مدولاسیون مخابراتی و سیستم های اندازه گیری الکترونیک دارند. جمع کنندها و ضرب کننده ها از المان های اصلی پیاده سازی سخت افزاری فیلترهای دیجیتال میباشند که در این مقاله قصد داریم جمع کننده3 بیتی که المانی کلیدی برای فیلتر میباشد را با استفاده از تکنولوژی های متفاوت بررسی نماییم. ترانزیستورهای مورد استفاده برای مقایسه بین جمع کننده ها از تکنولوژی های سی ماس، نانولوله کربنی، ترانزیستور تک الکترون و اتوماتای سلولی کوانتومی - - QCA استفاده میکنند. ارائه یک طراحی بهینه از جمع کننده ها کمک قابل توجهی به بهبود پارامتر های خروجی این مدارات خواهد کرد. تمام جمع کننده ها با استفاده از رابطه های منطقی - - 1 پیاده سازی می شوند.
با توجه به اینکه تکنولوژی سی ماس به انتهای محدودیت های کوچک سازی نزدیک شده است و مبحثی تکراری میباشد، از پرداختن به آن و جمع کننده های طراحی شده با این نوع ترانزیستورها در این مقاله صرفنظر میکنیم و فقط نتایج جمع کننده های سی ماس ارائه شده در مقالات اخیر را برای مقایسه خواهیم آورد. ساختار مقاله بدین صورت میباشد که ابتدا پیشینه ای از کارهای انجام شده روی جمع کننده ها را مرور م ینماییم، سپس به بررسی و شبیه سازی این تجهیز با طرح های بهینه پیشنهادی با تکنولوژی های مختلف می پردازیم. در بخشی دیگر نتایج شبیه سازی ها را در جدولی مقایسه خواهیم نمود و در بخش انتهایی مقاله یک جمعبندی کلی از بهینه ترین تکنولوژی می آوریم. قابل ذکر است که نتایج مهم خروجی جمع کننده شامل توان مصرفی، تاخیر و حاصلضرب توان-تاخیر - - PDP میباشد.
-2 پیشینه تحقیقات
تاکنون مدارات تمام جمع کننده cmos زیادی ارائه شده اند. یکی از اولین تمام جمع کننده ها با 24 ترانزیستور ارائه شده [1] و تمام جمع کننده بعدی bridge است که با 26 ترانزیستور و به صورت متقارن پیاده سازی شده است[2] که در 24 تایی نسبت به 26 تایی توان مصرفی کمتر و میزان تاخیر مدار 24 تایی بیشتر از مدار 26 تایی است. یکی دیگر از مدارات ارائه شده مدار CPL است که با 18 ترانزیستور پیاده سازی شده است.[3] در این طراحی از NMOS transistor Pass استفاده شده است. سپس نوع دیگری از CPL، که جمعکننده DPL نام گرفته است، با 24 ترانزیستور طراحی شده است.
مشکل مدار CPL این بود که تمامی جریان ورودی در خروجی مشاهده نمی شد و به همین دلیل DPL با اضافه کردن ترانزیستور PMOS طراحی شد که دیگر این مشکل را نداشت. محدودیت های موجود در ترانزیستور هایCMOS، طراحان مدارات دیجیتال را تشویق کرد که از تکنولوژی نانولوله های کربنی برای پیاده سازی طراحی های خود استفاده کنند. نانولوله های کربنی در سال1991 توسط JIJIMA.S با استفاده از لوله کردن صفحات گرافیکی کشف شد و به علت خصوصیات بسیار خوب خود مورد توجه بسیاری از طراحان در زمینه های مختلف قرار گرفت.
محققان بعد ها توانستند با استفاده از این نانولوله ها به عنوان کانال ترانزیستور نوع جدیدی از ترانزیستورها را پیاده سازی کنند که ترانزیستور نانو لوله کربنی با اثر میدانی نامیده شدند. توان پایین و سرعت بسیار بالای این نوع ترانزیستور باعث شد که طراحان این نوع ترانزیستور را به عنوان جایگزینی مناسب برای تکنولوژی CMOS انتخاب کنند. تا به حال مدارات تمام جمع کننده جدیدی با استفاده از این نوع ترانزیستور ارائه شده است .
تکنولوژی ترانزیستور تک الکترون و آتوماتای سلولی کوانتوم نیز برای طراحی جمع کننده ها در چندسال اخیر بعلت مزایای بالایی از قبیل مصرف کم توان و تاخیر پایین، نظر بسیاری از محققان را به خود جلب نموده است. مطالب این مقاله بدین صورت ترتیب یافته است که در بخش بعدی طرح پیشنهادی برای جمع کننده با ترانزیستور نانولوله کربنی مطرح شده، سپس با h-spice شبیه سازی میگردد و با سایر طرح های مشابه این تکنولوژی مقایسه میگردد.
در بخش بعدی ترانزیستور تک الکترون برای جمع کننده مطرح میگردد و طرح پیشنهادی با شبیه ساز سیمون بررسی میگردد و نتایج با طرح های مشابه در جدولی مقایسه شده و بهینه بودن طرح جمع کننده تک الکترون پیشنهادی نتیجه گیری میگردد. در بخش بعدی طرح جمع کننده پیشنهادی دیگری با تکنولوژی آتوماتای سلولی کوانتوم در نرم افزارQCADesigner شبیه سازی میشود و بهترشدن نتایج خروجی نسبت به طرح های مراجع اخیر در جدولی نشان داده میشود. در بخش نهایی مقاله، تمامی تکنولوژی ها با هم مقایسه میشود و مزایا و معایب هرکدام گفته میشود و پیشنهاداتی برای ادامه تحقیقات آورده خواهد شد.
-3 بررسی با تکنولوژی ترانزیستور نانولوله کربنی
خازن ها و مقاومت ها از عناصر مخرب در طراحی مدارات به حساب می آیند و باعث می شوند که میزان توان مصرفی، تاخیر و حاصلضرب این دو مقدار از حالت بهینه خارج شوند، لذا بهتر است در طراحی تا حد ممکن از این دو عنصر استفاده نشود. در این مقاله یک تمام جمع کننده جدید با استفاده از ترانزیستور های اثر میدانی مبتنی بر نانو لوله های کربنی ارائه شده در[21]استفاده شده است. در این طراحی از 20 ترانزیستور CNTFET استفاده کرده ایم. شکل 1 مدار تمام جمع کننده را در سطح ترانزیستور نشان می دهد.
شکل :1 جمع کننده با استفاده از ترانزیستور CNT
طرح پیشنهادی را در ولتاژ 0,9 ولت با استفاده از نرم افزار HSPICE شبیه سازی کرده و برای نشان دادن صحت عملکرد مدار، نمونه هایی از شکل موج های ورودی و خروجی در شکل 2 نمایش داده شده است. که در آن - - C, B , A به عنوان ورودی های مدار و - - Cout, SUM به عنوان خروجی های مدار به حساب می آیند.
جمع کننده نانولوله کربنی پیشنهادی نسبت به سایر طرح ها همانطور که در شکل 2 مشاهده می کنید نتایج خروجی دارای توان مصرفی بسیار کمتر - در حد %1 توان مصرفی جمع مدار طراحی شده کاملاً SWING-FULL است و این بدین معنی کننده های سایر مراجع - میباشد. پارامتر تاخیر که بسیار مهم است که خروجی کاملاً به مقدار صفر و یک منطقی نزدیک است در طرح پیشنهادی 25 تا 40 درصد کمتر نسبت به سایر می باشد.
یکی دیگر از دلایلSWING-FULL بودن مدار مراجع میباشد و فقط طرح مقاله مرجع [8] از نظر خروجی در
تمام جمع کننده پیشنهادی عدم استفاده از عناصری مانند حد طرح پیشنهادی است که آن هم با توجه به استفاده از خازن ها و مقاومت ها که از عناصر مخرب در طراحی ها به ترانزیستور بیشتر نسبت به طرح پیشنهادی این مقاله، دارای حساب می آیند می باشد. نکات منفی مانند ابعاد بزرگتر و مشکلات پارازیتی بیشتر میباشد.
شکل :2 ورودی و خروجی های مدار پیشنهادی CNT
توان مصرفی این جمع کننده با نانولوله های کربنی 5.09nw، و تاخیر برابر 5.17e-11 ثانیه بدست آمده است که نسبت به سایر جمع کننده های مطرح شده در تحقیقات اخیر که از ترانزیستورهای نانولوله کربنی استفاده میکنند، بهینه تر میباشد. در جدول 1 مقایسه ای بین طرح پیشنهادی در این مقاله و طرح های سایر تحقیقات ارائه شده است.
همانگونه که از جدول 1 برمی آید، طرح پیشنهادی در این مقاله بعلت عدم استفاده از خازن و المان های مقاومتی دارای نتایج بسیار بهتری نسبت به سایر طرح های مراجع اخیر میباشد.
جدول :1 مقایسه نتایج خروجی بین مراجع و مدار پیشنهادی CNT
-4 بررسی با تکنولوژی ترانزیستور تک الکترون
مشخصات خروجی و توان مصرفی ترانزیستور تک الکترون در دماهای پایین از دیگر تکنولوژی ها بسیار بهتر عمل میکند. یکی از مشکلات ترانزیستور تک الکترون عدم توانایی کنترل ولتاژ و جریان در دماهای بالا - دمای اتاق - بعلت شدید بودن نوسانات گرمایی میباشد که اخیرآ این مشکل تاحدودی رفع شده است و میتوان جریان های کم تونل زنی را از این نوسانات حرارتی جدا نمود و نمایش داد. برای شبیه سازی مدار جمع کننده در ترانزیستور تک الکترون از نرم افزار SIMON استفاده شده است.[13] برای برقراری المان منطقی ارائه شده در رابطه 1 نیاز به 3 مدار پایه NOT,NAND,XOR داریم، که این 4 گیت را درهم ترکیب نموده و مدار جمع کننده را بصورت شکل 3 پیشنهاد مینماییم.
