بخشی از مقاله
*** این فایل شامل تعدادی فرمول می باشد و در سایت قابل نمایش نیست ***
شبيه سازي و مقايسه مدارات پايه منطقي با استفاده از نرم افزار Hspice
خلاصه
ترانزيستورهاي اثرميداني نانولوله کربني (CNTFET) به دليل اندازه کوچک و خاصيت تغيير پلاريتـه در آن ها انتظار ميرود که بهترين جايگزين براي ترانزيستورهاي فلز-اکسيد نيمه هـادي کربنـي (CMOS٣) باشـند. در اين مقاله مقايسه اي بين مدارهاي پايه اي CMOS و CNTFET و همچنين ترانزيسـتور CNTFET در طراحـي مدارات پايه اي با منطق سه تايي ٤ با نرم افزار HSPICE انجام شده اسـت . بـراي شـبيه سـازي از مـدل u٠١٣ بـراي ترانزيستور CMOS و مدل CNTFET دانشگاه استنفورد اسـتفاده شـده اسـت . در شـبيه سـازيهـا مقـادير تـوان مصرفي، تاخير مدار و فاکتور تاخير توان (PDP) محاسبه شده است و اين مقادير در پايان با هم مقايسـه شـده انـد.
مدارات پايه به ترتيب در تکنولوژي CNTFET با منطق سه تايي نسبت به باينري و همچنين نسبت بـه تکنولـوژي
از لحاظ تاخير، مصرف توان و PDP بهبود داشته اند.
کلمات کليدي: ترانزيستورهاي اثرميداني نانولوله کربني، ترانزيسـتورهاي فلـز-اکسـيد نيمـه هـادي کربنـي، منطـق سه تايي، فاکتور تاخير توان
١. مقدمه
ترانزيستورهاي CNTFET به دليل اندازه کوچک و خاصيت تغيير پلاريته در آن ها انتظار ميرود که بهترين جايگزين براي ترانزيستورهاي CMOS باشند. اين ترانزيستورها در دو نمونه تک قطبي و دوقطبي ٦ ساخته ميشوند. نوع دوقطبي به دليل تغيير پذيري پلاريته آن با سيگنال الکتريکي، براي پياده سازي مدارات منطقی برنامه پذیر مناسب باشد اما در حال حاضر ساخت ترانزیستور های CNTFET ناپايدار ميباشد، يعني در بعضي مواقع ترانزيستور پس از ساخت به خوبي جواب ميدهد ولي در بعضي از اوقات داراي خصوصيات خوبي نخواهدبود و به خوبي جواب نميدهد. در اين مقاله مقايسه اي بين مدارهاي پايه اي CMOS و CNTFET و همچنين ترانزيستور CNTFET در طراحي مدارات پايه اي با منطق Ternary با نرم افزار HSPICE انجام شده است . براي شبيه سازي از مدل u٠١٣ براي ترانزيستور CMOS و مدل CNTFET دانشگاه استنفورد استفاده شده است . در شبيه سازيها مقادير توان مصرفي، تاخير مدار و PDP محاسبه شده است و اين مقادير در پايان با هم مقايسه شده اند.
٢. شبيه سازي مدارات با CMOS
١,٢ مدار INVERTER با CMOS
شکل ١- مدار CMOS و نمايش اندازه ترانزيستور شبکه pu و pd
٢,٢ مدار NOR با CMOS
در اين مدار بايد از مقدار w بهينه که براي inverter به دست آمد( که براي کمترين pdp در مدار وارونگر به دست آمد)[ ١]،استفاده کنيم . همان طور که در شکل ٢ مشخص شده است عرض ترانزيستورهاي شبکه pu بايد چهار برابر باشد.
شکل ٢- مدار CMOS NOR و نمايش اندازه ترانزيستورهاي شبکه هاي pd و pu [٢]
٣,٢ مدار NAND با CMOS
در ايــن مــدار نيــز از w بهينــه ي بــه دســت آمــده بــراي کمتــرين pdp کــه در مــدار وارونگــر به دست آمد استفاده ميکنيم . شکل مدار و اندازه عرض ترانزيسـتورها در پـايين نشـان داده شـده اسـت (شکل ٣).
شکل ٣- مدار CMOS NAND و نمايش اندازه ترانزيستورهاي شبکه هاي pd و pu [٣]
٣. شبيه سازي مدارات با CNTFET
منظــور از تعيــين انــدازه دروازه هــا، تعيــين مقــادير W.L ترانزيســتورهاي بــالاکش و پــايين کــش بــراي يکسان کردن زمان صعود و نزول [١] و همچنين ايجـاد جريـان خروجـي برابـر بـا جريـان خروجـي INVERTER ميباشد. از آن جاييکه در CNTها تحرک الکترون ها و حفره ها برابر هستند ، مقاومت حالت روشن ٧ ترانزيسـتورهاي نوع N و P برابر ميباشند(Rn=Rp).بنابراين ، بر خلاف گيت هاي CMOS ، نيازي نيسـت کـه ترانزيسـتورهاي شـبکه PU در گيت هاي CNTFET از ترانزيستورهاي شـبکه PD بزرگتـر باشـند و W.L در ترانزيسـتورهاي CNTFET براي شبکه PU و PD در INVERTER برابر ميباشند[٤].اين باعث ميشود که در پياده سازي يک تابع مشـخص ، گيت هاي CNTFET کوچکتري نسبت به گيت هاي CMOS حاصل شود.
١,٣ شبيه سازي مدار INVERTER با CNTFET
در ترانزيستورهاي CNTFET به ازاي تغيير چند پارامتر، مقادير توان و تاخير تغيير مـي کننـد. از جملـه اين پارامتر ها طول گيت (Lgate) و tube (تعداد نانولوله در يک ترانزيستور) مي باشند. براي بدست آوردن کمترين توان و تاخير، ابتدا Lgate را سوييپ ميدهيم (مقدار tube را به دلخواه انتخاب ميکنيم ) و مقدار Lgate بهينـه را از روي نمودار pdp-Lgate ( به ازاي کمترين مقدار Pdp ) به دست می اوریم . سپس به ازای این Lgate بهینه مقدار Tube سوييپ ميدهيم و از روي نمودار pdp-tube مقـدار tube بهينـه ( بـه ازاي کمتـرين مقـدار pdp)را هـم بدسـت ميآوريم . پس به اين طريق هم Lgate بهينه و هم tube بهينه به دست ميآيد. در مدار وارونگـر CNTFET انـدازه ترانزيستورهاي شبکه pu و pd با هم برابر ميباشند(شکل ٤) ٥].
شکل ٤- مدار وارونگر با CNTFET و نمايش اندازه ترانزيستور شبکه هاي pd و pu [٥]
پس براي رسيدن به کمترين مقدار pdp بايـد از مقـادير بهينـه اسـتفاده کنـيم . در ايـن مدارات نيز مانند مدارات CMOS مکمل ، مصرف توان ايستا نداريم و فقط در هنگام سوييچ توان مصرف ميشود.
شکل ٥- شکل موج خروجي مدار CNTFET INVERTER
٢,٣ شبيه سازي مدار NOR با CNTFET
در اين مدار از Lgate و tube بهينه ي بدست آمده بـراي کمتـرين pdp کـه در مـدار وارونگـر CNTFET بدست آمد استفاده ميکنيم . شکل مـدار و انـدازه عـرض ترانزيسـتورها در پـايين نشـان داده شده است (شکل ٦) [٦].
شکل ٦- مدار CNTFET NOR و نمايش اندازه ترانزيستورهاي شبکه هاي pd و pu [٦]
شکل ٧- شکل موج خروجي مدار CNTFET NOR
٣,٣ شبيه سازي مدار NAND با CNTFET
در اين مدار نيز از Lgate و tube بهينه ي بدست آمده براي کمترين pdp که در مدار وارونگـر CNTFET به دست آمد استفاده ميکنيم . شکل مدار و اندازه عرض ترانزيسـتورها در شـکل ٨ نشـان داده شده است [٧].
شکل ٨- مدار CNTFET NAND و نمايش اندازه ترانزيستورهاي شبکه هاي pd و pu [٧]
شکل ٩- شکل موج خروجي مدار CNTFET NAND.
٤. طراحي مدارات پايه در منطق سه تايي با استفاده از ترانزيستورهاي CNTFET
١,٤ تعريف وارونگر در منطق سه تايي
يک وارونگر معمولي يک گيت تک ورودي x، و ٣ خروجي (تعريف نشده y٠، y١ و y٢) به صورت زير ميباشد
بنابراين براي پياده سازي يک وارونگر سه تايي، سه وارونگر موردنياز است که اين سه وارونگر، وارونگر سه تـايي منفـي (NTI)، وارونگر سه تايي استاندارد (STI) و وارونگر سه تايي مثبت (PTI) مي باشند. اگـر y0 y1 و y2 خروجـيهـاي معادلات (٢) باشند، جدول درستي آن ها به صورت جدول ٢ ميشود.
