بخشی از مقاله
چکیده
امروزه با پیشرفت تکنولوژی و افزایش وسایل الکترونیکی کوچک و قابل حمل، نیاز به مدارهایی با توان مصرفی پایین به خوبی احساس می شود. به منظور کاهش توان مصرفی در طراحی های الکترونیکی همواره بایستی روشهای جدید طراحی مدار لحاظ گردد. ترانزیستور گیت شناور - - FGMOS به عنوان یکی از روشهای ذکر شده که سابقه استفاده قابل توجهی نیز دارد، برای طراحی های توان بسیار پایین پیشنهاد می شود. با توجه به کاهش اندازه مدارهای VLSI و به تبع آن کاهش توان مصرفی، ضخامت اکسید گیت ترانزیستورها کاهش می یابد. این امر باعث افزایش جریان نشتی در مدارهای VLSI می شود. بنابراین باید روشهایی معرفی گردند تا بار را در گره ها حفظ کنند.در این مقاله سعی شده با معرفی ترانزیستورهای شبه گیت شناور بتوان از مزایای ترانزیستورهای گیت شناور در کاهش توان مصرفی بهره برد و هم جریان نشتی را روی گره گیت کاهش داد. شبیه سازی ها در این مقاله با استفاده از نرم افزار HSPICE و با تکنولوژی 65 نانومترانجام گرفته است. نتایج شبیه سازی انجام گرفته، کاهش جریان نشتی را پس از استفاده از مدارهای شبه گیت شناور پیشنهاد شده، نشان می دهد.
کلید واژه- ترانزیستور گیت شناور ، ترانزیستور شبه گیت شناور ، توان مصرفی ، جریان نشتی ، مدارهای VLSI
-1 مقدمه
امروزه با پیشرفت تکنولوژی نیاز به ابزارهای بی سیم و قابل حمل روز به روز بیشتر می شود. برای دستیابی به این مطلب به مدارهایی با توان مصرفی پایین نیازمندیم. یکی از روشها برای کاهش توان مصرفی، کاهش اندازه ترانزیستورها می باشد که این امر باعث افزایش جریان نشتی می شود. روش دیگر برای کاهش توان مصرفی، کاهش ولتاژ آستانه می باشد که با توجه به رابطه زیر با کاهش ولتاژ آستانه، جریان نشتی بطور نمایی افزایش می یابد: [1 ]که در این رابطه Vt ولتاژ حرارتی، Vgs ولتاژ گیت-سورس، W عرض ترانزیستور، n ثابت و Vth ولتاژ آستانه می باشد. بنابراین امروزه در کنار کاهش توان مصرفی،کاهش جریان نشتی نیز دغدغه طراحان مدارهای الکترونیکی شده است.
از طرف دیگر یکی از بهترین ترانزیستور ارائه شده برای کاهش توان مصرفی، ترانزیستور گیت شناور می باشد که روشی کارامد در مقایسه با مدارهای CMOS استاندارد است. اما در شرایط معمولی گره گیت در ترانزیستورهای گیت شناور ، شناور می باشد که این امر شبیه سازی این مدارها را با خطا مواجه می کند. از سوی دیگر در طی فرایند ساخت مقدار نامشخصی از بار می تواند در گیت شناور به دام بیفتد که منجر به نا معین شدن شرایط اولیه برای ولتاژ گیت شناور می شود. در ادامه سعی شده راه حل هایی برای بر طرف کردن این مشکل ارائه شود که منجر به کاهش بار به دام افتاده و در نتیجه کاهش جریان نشتی در گره گیت شناور شود.
-2 ترانزیستورهای گیت شناور 1MOS
به منظور کاهش توان مصرفی در طراحی های الکترونیکی همواره بایستی روشهای جدید طراحی مدار لحاظ گردد. گیت شناور - FGMOS - MOS به عنوان یکی از روشهای ذکر شده است که سابقه استفاده قابل توجهی نیز دارد و روشی کارآمد در مقایسه با مدارهای CMOS استاتیک استاندارد برای طراحی های توان بسیار پایین قلمداد میگردد.[2] یک دلیل این موضوع این است که FGMOS به ترانزیستورهای اندکی به ازای هر گیت نیاز دارد و دلیل دیگر کند شدن مدارهای CMOS در محدوده آستانه است. ترانزیستورهای FGMOSاساساً همان ترانزیستورهای MOS استاندارد هستند که ولتاژ آستانه متغیر دارند.
تغییر ولتاژ آستانه به وسیله ظرفیت های خازنی روی گره گیت ایجاد می شود. به این خازنها،خازنهای گیت شناور - - CFG گفته می شود. با برنامه ریزی کردن ترانزیستور FGMOS ، بارها باعث تغییر ولتاژ آستانه می شوند و بنابراین می توان گفت گیت ترانزیستور حالت شناور پیدا می کند. مدارهای گیت شناور با VFG انتخابی، یکبار برنامه ریزی می شوند و سپس در طول کار ثابت می مانند. سه روش عمومی برای برنامه ریزی مدارهای FGMOS استفاده می شوند. این سه روش عبارتند از:[3] -1 استفاده از اشعه فرابنفش -2 استفاده از تونل -3 2FN تزریق الکترون داغ در شکل -1 - الف - مدار معکوس کننده استاندارد و در شکل
-1 - ب - مدار معکوس کننده با تکنولوژی گیت شناور نشان داده شده است. با استفاده از روش FGMOS هم سرعت بهتر و هم کارایی بهتری را می توانیم بدست آوریم. اما چنانکه گفته شد طراحی با FGMOS کار آسانی نیست. در شرایط معمولی، یک گره شناور در یک مدار نشانگر خطا است و این خطا ناشی از نامشخص و نا معین بودن شرایط ابتدایی است. این خطا ایجاد دو مشکل می نماید. از یک سو شبیه سازی این مدارها دشوار است و از دیگر سوء مقدار ناخواسته و نامشخصی از بار می تواند در طی فرایند ساخت در گیت شناور به دام بیافتد که منجر به نامعین شدن شرایط اولیه برای ولتاژ گیت شناور می شود.برای حل این مشکل در ادامه چند نمونه از مؤثرترین ترانزیستورهای شبه گیت شناور معرفی می شوند.
-3 ترانزیستورهای شبه گیت شناور 3MOS
در حالت ایده آل، مدارهای FGMOS هیچ نشت باری از گره گیت شناور ندارند، گر چه این امر در حالت واقعی امکان ندارد، ولی با کاهش ضخامت اکسید گیت برای هر فرآیند جدید، نشتی بار بیشتر قابل ملاحظه می شود. در نتیجه برای حفظ کارایی مدارهای FGMOS لازمست از مدارهای تجدید 4 استفاده کنیم. بیشتر طراحی های FGMOS که با نشت بار بالایی روی گیت شناور مواجه هستند از روشهایی مانند روش شبه گیت شناور استفاده می کنند.[3] در این روش ترانزیستوری به عنوان مدار تجدید روی گره گیت شناور قرار می دهیم که مانند یک مقاومت بالا عمل کند. برای اینکه این مقاومتها بالا باشند باید اندازه ترانزیستور را بزرگ در نظر بگیریم. در شکل زیر دو نمونه از ترانزیستورهای شبه گیت شناور متداول که در بیشتر مدارات استفاده می شود، ارائه شده است.
گیت شناور - ترانزیستورهای شبه گیت شناور -
ترانزیستورهای شبه گیت شناور ارائه شده در شکل 2 هر دو دارای یک نقطه ضعف هستند و آن این است که ولتاژ گیت نباید از ولتاژ خط تجاوز کند، در غیر این صورت مدار بایاس نمی شود.در شکل 3 روش پیشنهادی برای بهبود محدوده ورودی، ارائه شده است.[4] با استفاده از یک ترانزیستور NMOS با گیت و بدنه متصل به هم، یک مقاومت بالایی را پیاده سازی می کند. در این مدار درین/ سورس به یک ولتاژ ثابت متصل می شود، در حالیکه سورس/ درین بسته به شرایط، به بدنه متصل می شوند. کلیدهای S1 و S2 به منظور کنترل ولتاژ در بدنه استفاده گردیده اند، بنابراین از ولتاژ درین تجاوز نمی کند.در سیگنال های منفی ورودی، کلید S1 روشن و S2 خاموش می شود و بدنه به درین متصل می شود. در سیگنال های مثبت ورودی کلید S2 روشن و S1 خاموش خواهد بود. در این حالت سمت p پیوند pn همواره به منفی ترین ولتاژ متصل خواهد بود و هیچگاه بایاس فوروارد نمی شود. مقایسه میان ولتاژ گیت و Vbias با استفاده از یک تقویت کننده سورس مشترک که آستانه آن از طریق جریان بایاس تغییر می کند صورت می پذیرد. خروجی آن به مقدارهای دیجیتال به وسیله دو معکوس کننده CMOS که کلیدها را کنترل می کند، تبدیل می شود.
-4 شبیه سازی و نتایج
تمام شبیه سازی ها در این مقاله با استفاده از نرم افزار HSPICE و با تکنولوژی 65 نانومتر انجام گرفته است. تمام ترانزیستورها دارای کمینه طول گیت 65 نانومتر و عرض 585 نانومتر برای PMOS و 390 نانومتر برای NMOS هستند. خازن های گیت شناور 1 fFانتخاب شده اند.
برای مقایسه راحت تر جریان نشتی در سه مدار شبه گیت شناور شکل 2 و شکل 3 ، ولتاژ گیت شناور را در محدوده صفر تا یک ولت در نظر می گیریم. بیشینه جریان نشتی در این سه مدار در جدول 1 آورده شده است. همین طور برای مقایسه بهتر، جریان نشتی را در ترانزیستور گیت شناور که از مدارهای تجدید استفاده نکرده را نیز در جدول نشان داده ایم. همانطور که ملاحظه می شود، این جریان در ترانزیستور گیت شناور بسیار بیشتر از ترانزیستورهای شبه گیت شناور می باشد. از طرف دیگر مدارهای شکل -2 الف
