بخشی از مقاله
خلاصه
در این مقاله عملگر حسابی ضرب 3 بیتی با سرعت بالا و مصرف توان پائین در تکنولوژی CMOS ارائه شده است. در این ضربکننده در مراحل تولید حاصلضربهای جزئی و جمع حاصلضربهای جزئی بهبود حاصل میشود و در مقایسه با طرحهای مشابه مشکل بینظمی حل میگردد. به منظور طراحی بلوک پایه برای این ضربکننده از گیتهای انتقال استفاده شده است که منجر به طراحی تمام جمعکنندههای سریع و با مصرف توان کم خواهد شد. ویژگی مهم این طراحی توانایی کار ضربکننده 3 بیتی نهایی با ولتاژ تغذیه 1 ولت است.
این ولتاژ تغذیه کم به دلیل طراحی ساختارهای پایه توسط گیتهای انتقال میباشد. همچنین بلوک پایه دارای سوئینگ خروجی بسیار مناسبی است که جهت تکرار در طبقههای پیدرپی این ضربکننده که شامل 6 طبقه حاصلضرب میباشد نیز مناسب است. کلیه مراحل طراحی این ضربکننده 3 بیتی که شامل طراحی ساختارهای پایه و ضربکننده 3 بیتی میشود، با نرمافزار Hspice و در مقیاس 0/18ʽm انجام شده است. نتایج بدست آمده شبیهسازی نشان میدهد که طراحی نهایی دارای مصرف توان و تأخیر قابل قبولی میباشد و درنتیجه موجب کاهش چشمگیر پارامتر P.D.P نسبت به سایر طراحیهای مشابه شده است.
.1 مقدمه
الکترونیک و بهویژه بکارگیری مدارهای مجتمع، طراحی پردازندههای قوی و قابل انعطافی را امکانپذیر ساخته است که دستگاههایی بسیار هوشمند و قابل تطبیق در اختیار کاربران قرار میدهد.[1,2]امروزه توان مصرفی مدارهای مجتمع در VLSI به دلیل ازدیاد وسیلههای الکترونیکی قابل حمل و دارای کارایی بالا مورد توجه خاصی قرار گرفتهاند.
در مدارهای مجتمع، جمعکنندهها عضو بنیادی هستند و تمام عملیاتها را انجام میدهند. در حال حاضر نیاز مبرم به جمع سریع در پردازندههای DSP، RISK و سرعتدهندههای گرافیکی وجود دارد. با توجه به زمان انجام فرآیند ضرب که فاکتور اصلی و تعیین کننده در زمان سیکل عملیاتی آیسی DSP میباشد، بهرهوری حداکثری از لحاظ توان و تأخیر انتشار از ضربکنندهها انتظار میرود .[3]
تکنولوژی CMOS به علت داشتن پارامترهای مناسب نسبت به سایر تکنولوژیها نظیر توان مصرفی پایین و تأخیر در انتشار گیت پایین از محبوبیت بالایی برخوردار است و طبیعتاً انتخاب تکنولوژی CMOS برای طراحی چنین جمعکنندههایی دارای اولویت میباشد. مدار ضربکننده به شکل اساسی نیاز به مدارات سریال جمعکننده دارد که در واقع میتوان گفت مدارات جمعکننده ساختار پایه ضربکننده را تشکیل میدهند .[4,5]
با بررسیهای انجام شده در مورد ساختارهای پایه یک ضربکننده و در نظر گرفتن پارامترهای توان، تأخیر و سوئینگ خروجی بهترین ساختار پایه توسط گیتهای انتقال محقق میشود. این ساختار پایه باید دارای سرعت بالا، توان کم و سوئینگ خروجی مناسبی باشد. در واقع این پارامترهای مناسب باعث میشود گیت بدون مشکل افت سطح ولتاژ در زنجیرههای متوالی و پیدرپی به منظور ایجاد ساختار ضربکننده ایفای نقش کند .[6-10]
در این مقاله یک ضربکننده 3 بیتی با مصرف توان کم و سرعت بالا در تکنولوژی CMOS و درمقیاس 0/18 میکرومتر طراحی و توسط نرمافزار Hspice شبیهسازی میشود. سازماندهی این مقاله بصورت زیر میباشد. در بخش 2 ساختارهای پایه ضربکننده اعم از گیت XOR و AND با استفاده از گیتهای انتقال طراحی میگردد و سپس در مرحله بعدی نیم جمعکننده و تمام جمعکننده مورد نظر جهت استفاده در ضربکننده پیشنهادی طراحی میشود.
نتایج شبیهسازی این ساختارهای پایه از نظر تأخیر، توان و سوئینگ خروجی مورد بررسی قرار میگیرند و سپس ضربکننده 3 بیتی در بخش 3 طراحی میشود. ورودیهای پارهخطی در بازههای زمانی متوالی به مدار اعمال و سپس پاسخ مدار به این ورودیها شبیهسازی میشود و در نهایت نتیجه این پژوهش در بخش 4 ارائه میگردد.
.2 طراحی و شبیهسازی ساختارهای پایه
اجزای تشکیلدهنده ضربکننده سه بیتی شامل گیتهای NOT، AND، گیت انتقال، واحدهای نیم جمعکننده و تمام جمعکننده میباشد. طراحی هرکدام از این عناصر را در ادامه بررسی خواهیم کرد.
2؛.1 گیتهای پایه جهت پیاده سازی واحد جمعکننده
عمدهترین قسمت آرایه ضربکننده، تمام جمعکنندهها و نیم جمعکنندههای آن میباشد. این دو واحد را میتوان مشتمل بر گیت XOR پیاده سازی نمود. بنابراین اولین گام، طراحی گیت XOR مناسب است که با توان و تأخیر کم منجر به P.D.P کم میشود. در این مقاله این گیت به شکل زنجیره متوالی در همه نیم جمعکنندهها و تمام جمعکنندهها تکرار خواهد شد. مجددا همین نیم جمعکنندهها و تمام جمعکنندهها نیز به شکل زنجیرههای متوالی در همه مراحل ایجاد حاصلضربهای نهایی تکرار میشوند. به منظور رفع مشکل سوئینگ خروجی و همچنین با در نظر گرفتن پارامترهای توان و تأخیر به سراغ گیتهای انتقال میرویم.
بکارگیری ترانزیستورهای pmos و nmos در این نوع گیت باعث عدم کاهش و افزایش سطوح ولتاژهای خروجی از مقدار واقعی آنها میشود. این مسئله علاوه بر اینکه مشکل سوئینگ خروجی را حل میکند، باعث میشود تا به دلیل وجود حاشیه نویز مناسب، بتوانیم ولتاژ تغذیه مدار را تا حد زیادی کاهش دهیم . طراحی گیت XOR توسط گیت انتقال در شکل 1 و پاسخ آن به ورودی پارهخطی در شکل 2 نشان داده شده است که V - a - و V - b - بیتهای ورودی گیت و V - s - سطح ولتاژ خروجی گیت را نشان میدهد .[11-15]
