بخشی از مقاله
چکیده:
هر مدار محاسباتی بدون استفاده از جمع کننده کامل نبوده است٬ بعلاوه یکی از عملکردهای اولیه مدارهای محاسباتی جمع کننده ها هستند. این واحدهای جمع کنندهمعمولاً برای هدف کاهش توان مصرفی و کاهش تأخیر استفاده میشود. طراحان برای میزان جریان نشتی نگران هستند، هدف عمده این است که اتلاف توان به حداقل برسد. برای دستگاه های الکترونیکی قابلحمل این مسئله معادل بیشترین طول عمر باطری است. وقتی که یک تلفن همراه در حالت استندبای است بخش معینی از مدارات خاموش هستند، یا اینکه غیرفعال هستند. این مدارات مقداری جریان نشتی دارند. در این پرژوهش توان نشتی و نویز اتصال زمین بهطور قابلتوجه با sleep tr در طراحی تمام جمع کننده کاهش می یابد. اندازه sleep tr بهوسیله روش تغییر اندازه ترانزیستور تعیین میشود. جمع کننده چهار بیتی با استفاده از جمع کننده یک بیتی بهعنوان مرجع تکمیل میشود. شبیهسازی نشان میدهد که توان نشتی در مدت استندبای در جمع کننده یک بیتی و چهار بیتی مؤثر است. شبیهسازی توان اکتیو و نویز اتصال زمین با استفاده از تکنولوژی 130nm cmos انجامشده است.
واژه های کلیدی: ترانزیستور sleep ، سرعت راه انداز ، توان مصرفی ، تاخیر
.1 مقدمه
در سالهای اخیر، سیستم های الکترونیکی قابل حمل محبوبیت بسیاری پیدا کرده اند . یک فاکتور مهم در وزن و اندازه این گونه قطعات، حجم باتریها است کهمستقیماً متاثر از مصرف توان مدارهای الکترونیکی آنها می باشد . بنابراین دستگاه های قابل حمل باید طوری طراحی شوند که به کمترین ولتاژ و توان مصرفی احتیاج داشته باشند چرا که توان مصرفی بالا باعث افزایش قطعات جانبی برای حذف اثرات دمایی و افزایش قابلیت اطمینان سیستم می شود و نیز باعث کاهش طول عمر قطعه و باتری می گردد. هزینه تولید توان و مسئله خنک سازی حتی در کاربردهای غیرقابل حمل - که به منبع توان دسترسی دارند - ، انگیزه اصلی کاهش توان شده است .
این مسئله در مورد سیستم های پیچیده تر مانند ریزپردازندهها بدلیل حجم عملیات اجرایی بسیار زیاد آنها حادتر است چراکه مصرف توان و نیز گرمای تولیدی توسط آنها زیاد میباشد . بنابراین افزایش سطح تراشه و نیز استفاده از گرماخور و تجهیزات جانبیالزامی است. در فناو ریهای جدید کاهش توان مصرفی موضوع مهمی در کاربردهای ولتاژ- پایین، توان - پایین و عملکرد بالا شده است . این مساله در کاربردهای قابل حمل مثل گوشیهای تلفن یا لپ تاپ ها که همواره به منبع توان نامحدود دسترسی ندارند اهمیت بیشتری پیدا کرده است زیر ا ممکن است زمان زیادی بیکار باشند که در این حالت عمده توان مصرفی مربوط به توان نشتی می باشد .
از سوی دیگر با ادامه روند کاهش طول کانال ، جریانهای نشتی افزایش می یابند که بین این جریانها ، جریان نشتی زیرآستانه بطور نمایی زیاد می شود. این امر باعث می شود که جریانهای نشتی زیرآستا نه مولفه بسیار زیادی از کل توان تلفاتی را تشکیل بدهند 1].،2،3،[6 از آنجائیکه هدف ، کاهش توان مصرفی با ثابت نگهداشتن عملکرد کل سیستم است ، دردسر مهم طراحان VLSIکاهش ولتاژ منبع تغذیه و تا حد امکان پایین نگهداشتن تاخیر انتشار است . از این رو جبران سازی افزایش تاخیرها در ولتاژهای پایین ضروری است . معماری خط لوله ای - موازی با استفاده از موازی سازی عملیاتها ، تاخیر گیتها را در ولتاژهای پایین جبران ک رده و محدودیتهای مربوط به عملکرد را کاهش می دهد.
راه حل دیگر جهت کاهش ولتاژ تغذیه بدون از دست دادن عملکرد، تعدیل ولتاژ آستانه افزاره ها است . کاهش ولتاژ آستانه منجر به کاهش ولتاژ منبع تغذیه و در نتیجه کاهش توان سوئیچینگ بدون از دست دادن سرعت می شود. با در نظر گرفتن این نکته که با استفاده از افزاره های با ولتاژ آستانه کم بهبود چشمگیری در توان سوئیچینگ و تاخیر حاصل می شود این سوال پیش می آید که تا چه اندازه می توان ولتاژ آستانه افزاره ها را کم کرد یا چه عواملی این کاهش را محدود می کنند؟ در واقع محدودیت ایجاد شده مربوط به افزایش جریان نشتی و کاهش حاشیه نو یز با کم شدن ولتاژ آستانه افزاره ها می با شد. در چنین طرحهایی افزایش جریانهای نشتی مخصوصا جریانه ای نشتی زیر آستانه باعث افزایش چشمگیر توان تلفا تی ایستا و کاهش حاشیه نویز می شوند.
بدین ترتیب در نرخ ساعت مشخص با کاهش ولتاژ آستانه ، ولتاژ منبع تغذیه و در نتیجه مولفه سوئیچینگ توان کاسته می شود. از سوی دیگر کاهش ولتاژ آستانه منجر به افزایش جریان نشتی ، افز ایش توان ایستا و کاهش مصونیت در برابر نویز می شود. بنابراین انتخاب ولتاژ آستانه بهینه همراه با مصالحه ای بین بهبود تاخیر در ولتاژ پایین و کنترل نشتی زیر آستانه می باشد5]و[7استفاده از مدارهای sleep در زمانی که مدار ورودی ندارد می تواند به کاهش نشتی و کاهش توان مصرفی کمک نماید اما بدلیل اینکه اغلب مدارهای sleep به عنوان یک واحد پرتاخیر حساب می شوند لذا زمانی که بخوایم مدار دوباره راه اندازی شود زمان زیادی برای راه اندازی مجدد مدار صرف خواهد شد. در نتیجه در این تحقیق به دنبال روشی برای کاهش این زمان هستیم .
.2 سوابق تحقیق
-1 در سال 2013 سوانگ هان و همکارش در مقاله به ارائه تکنیک GDI بر پایه ی استفاده از یک سلول ساده بناشده است. در نگاه اول این سلول مشابه یک وارون گر CMOSاست اما تفاوت هایی میان آن وجود دارد.در یک سلول GDI ترانزیستور PMOS به VDD و ترانزیستور NMOS به زمین متصل نشده اند. این سلول GDIباعث کاهش توان مصرفی ، کاهش جریان نشتی، کاهش تاخیر، کاهش فرکانس و PDP - Power Delay Product - می شود. در این پروژه عملکرد این تکنیک با روش قدیمی CMOS و تکنیک طراحی منطقی ترانزیستور گذر مقایسه می گردد.[10]
-2 در سال 2009 دی کوپاد و همکارانشان یک مدار تمام جمع کننده با بهره گیری از تکنیک GDI توسط دکتر دیپالی کوپاد ارائه شد. در این مدار جهت کاهش سوییچ زنی و توان دینامیک از مالتی پلکسری که با بهره گیری از تکنیک GDI طراحی شده استفاده شده است. مدار ارائه شده توانایی بالا در کاهش تاخیر داشته است از راه کار بایاس بدنه برای کاهش تاخیر استفاده کرده ایت. نتایج نشان داد که با استفاده از این روش توان دینامیک 50 درصد و توان اتصال کوتاه 10 درصد کاهش داشته است.[12]
-3 در سال 2001 توسط آرکتدی توزیع ورودی نفوذ گیت - GDI - یک فن آوری جدید جهت طراحی مدارهای ترکیبی توان پایین است. این تکنیک باعث کاهش مصرف توان ، تاخیر انتشار و مساحت مدارهای دیجیتالی با حفظ سادگی مدار می گردد. این تکنیک برای نخستین بار توسط آرکادی مورگنشتاین در سال 2001 میلادی ارائه گردید.
.3 توان در مدارهای VLSI
همانند تمام مدارهای الکترونیکی توان به دو بخش استاتیک و دینامیک تقسیم می شود در مدارهای VLSI نیز این بحث موجود هست و هدف اکثرا طراحان کم کردن توان مصرفی است. در مدارهای VLSI توان مصرفی استاتیک زمانی است که مدار دارای تغذیه می باشد و تا زمانی که تغذیه بر قرار است این تلفات توانی را داریم حتی زمانی که سیگنالی به سیستم اعمال نشده باشد نمونه ای از این سیگنال ها توان نشتی مدار و توان نشتی زیر استانه می باشد. توان مصرفی دینامیک در سوئیچینگ تعریف می شود که نمونه هایی از آن توان سویئیچیگ و توان اتصال کوتاه می باشد.در قطعات CMOS توان ایستا به دلیل وجود نشتی است.
چهاد منبع اصلی از جریانهای نشتی در یک افزاه ی CMOS وجود دارد که یکی از مهمترین آنها نشتی زیر آساتنه است.نشتی زیر آستانه - : - Isub جریانی که از درین به سورس در یک ترانزیستور منتقل می شود هنگامی که ترانزیستور در ناحیه وارونگی ضعیف عمل می کند. این حالت معلوم بدین علت است که حاملهای اکثریت از سطح دوره شده یک ناحیه تخلیه از انرژی از اتم های ثابت بجا می گذارند. چگالی حاملهای اقلیت بر اساس فاصله از بالک افزایش می یابد ولی در مقابل تعادل انرژی بیرون قابل صرف نظر کردن است و هیچ اثر برروی منحنی های ظرفیت- ولتاژ ندارد. به هر حال این حامل های اقلیت تنها حاملها با قابلیت تحرک در سطح هستند.
اگر ولتاژی به درین جریانی را بعلت نفوذ بوجود می آورد که این جریان برای سالهای متمادی در نظر گرفته نمی شد مگر در ناحیه زیر آستانه برای ترانزیستور در واقع ترانزیستور های MOSدر ناحیه ی وارونگی شدید مورد استفاده قرار می گرفتند. امروزه این جریان اهمیت پیدا کرده است زیرا اندازه ترانزیستور ها کاهش یافته در نتیجه اثر این جریان نشتی بیتش رنمود پیدا کرده است. در یه بررسی نشان داده شده است که با تغییر هر تکنولوژی هر بار بیست برابر زیاد می شود و یکی از اجزای مهم در توان استاتیک می باشد. تکنیک هایی برای کم کردن این جریان نشتی وجود دارد که در زیر آمده است:
-از استفاده از ترانزیستور های با Vtهای متفاوت
-قطع متناوب سیگنال گیت ها - Power gating -
-تغییر منطق و استفاده از PTL
نمودار توان دینامیک بر حسب توان استاتیک در شکل 21-2 آمده است.
همچنین نمودار توان نشتی زیر آستانه همراه با توان کل مصرفی برای تراشته های مختلف در سال های اخیر نیز در شکل زیر آمده است.
