بخشی از مقاله
چکیده
در این مقاله، یک مقایسهکننده دینامیکی ولتاژ پایین و سرعت بالا پیشنهاد شده است. این مقایسهکننده از سه طبقه تشکیل شده است. مدار پیشنهاد شده با افزایش طبقات به منظور افزایش سرعت، با تقویت بیشتر سیگنال ورودی و در نتیجه افزایش بیشتر اختلاف ولتاژ سیگنالهای خروجی در طبقه دوم، سرعت عملکرد - تأخیر - مقایسهکننده در ولتاژ تغذیه پایین بهبود میدهد.
همچنین با بایاس کردن ترانزیستورها در ناحیه زیرآستانه، توان مصرفی مقایسهکننده پایین میباشد. طبق نتایج شبیهسازی HSPICE برای مدار پیشنهاد شده به صورت گیت درایو، با تکنولوژی 0.18ʽm TSMC ، منبع تغذیه 0.9v و فرکانس کلاک 500MHz، مدار پیشنهاد شده دارای توان مصرفی 30.3ʽw میباشد. طبق تحلیل گذرای مدار، بر اساس نتایج بدست آمده، تأخیر مدار مقایسهکننده دینامیک گیت درایو پیشنهاد شده 0.23ns میباشد. در حالی که اگر مدار به صورت بالک-درایو طراحی گردد یعنی سیگنال ورودی به بدنه ترانزیستورهای ورودی مدار پیشنهاد شده اعمال شود، توان مصرفی مدار پیشنهاد شده تا 10.5ʽw کاهش مییابد و تأخیر تا مقدار 0.5ns افزایش مییابد.
مقدمه
مدارهای مقایسهکننده به وفور در مبدلهای آنالوگ به دیجیتال مورد استفاده قرار میگیرند. مقایسهکننده برای تشخیص اینکه آیا سیگنال بزرگتر یا کوچکتر از صفر است و یا به منظور مقایسه اندازه یک سیگنال با سیگنال دیگر مورد استفاده قرار میگیرد. ضمن اینکه به طور گسترده در بسیاری از کاربردها مانند گیرندههای داده، حسگرهای حافظه، سنسورهای تصویری، کاربردهای پزشکی، پیادهسازی شبکههای عصبی VLSI مورد استفاده قرار میگیرند . - Johns et al, 1997 -
پیادهسازی مقایسهکنندهها به دو روش امکان پذیر است: روش اول استفاده از مقایسهکنندههای دینامیکی است که سطح کمی را اشغال میکنند واز لحاظ مصرف توان، بسیار مناسب میباشند. عیب عمده مقایسهکنندههای دینامیکی، حساسیت آنها به ولتاژ مد مشترک ورودی است و به همین دلیل معمولاً از آنها برای پیادهسازی مبدلهای flash با دقت پایین استفاده میشود.
روش دوم استفاده از مقایسهکنندههای استاتیکی است که ولتاژ آفست کمتری دارند وهمچنین حساسیت بسیار کمتری نسبت به ولتاژ مد مشترک ورودی دارند. در مقابل این مدارها سطح بسیار بیشتری نسبت به مدارهای دینامیکی اشغال کرده وتوان مصرفی بالاتری دارند. امروزه به دلیل اهمیت توان مصرفی وسرعت، مقایسهکنندههای دینامیکی بسیار مورد توجه میباشند. - Pelgrom et al, 1995 -
پیش تقویتکننده به منظور بدست آوردن سرعت بالا به کار گرفته میشود. استفاده از پیش تقویت کننده باعث توان مصرفی بالاتر میشود. برخلاف لچ، که تنها توان دینامیک مصرف میکند، پیشتقویتکننده به دلیل نیاز به جریان بایاس DC ، توان استاتیک مصرف میکند. - - Pelgrom et al, 1995 پیشتقویتکننده قبل از طبقه لچ به منظور کاهش ولتاژ آفست لچ استفاده میشود تا ولتاژ کوچک ورودی را به میزان کافی به ولتاژ بزرگی تبدیل کند و آفست طبقه لچ و همچنین نویز پسزن را کاهش میدهد . - Huang et al, 2016 - , - Figueiredo and Vital, 2006 -
مقایسهکنندههای دینامیک سطح کمی را اشغال میکنند و از لحاظ مصرف توان، بسیار مناسب میباشند. عیب عمده مقایسه-کنندههای دینامیکی، حساسیت آنها به ولتاژ مد مشترک ورودی است و به همین دلیل معمولاً از آنها برای پیادهسازی مبدلهای Flash با دقت پایین استفاده میشود . - Hasanpour et al, 2014 - , - Xu et al, 2015 - , - Miyahara et al, 2008 - این مقایسهکنندهها به سه دسته تقسیم میشوند: مقایسهکنندههای تقسیم مقاومتی، مقایسهکنندههای تفاضلی و مقایسهکنندههای تفاضلی-خازنی - Cho and Gray, 2010 - , - Jeon and Kim, 2012 - دیگر ساختارها معمولاً از این معماریها نشأت گرفتهاند.
بنابراین امروزه به دلیل سرعت بالا، توان مصرفی پایین، امپدانس ورودی بالا و خروجی با نوسان کامل ، مقایسه کنندههای دینامیک لچ بسیار مورد توجه هستند. مقایسهکنندههای دینامیک لچ متداول از مکانیسم فیدبک مثبت به همراه وارونگرهای ضربدری پشت به پشت - لچ - به منظور تبدیل ولتاژ ورودی به سطح دیجیتال با مقیاس کامل در یک زمان کوتاه استفاده می- کنند . - Lu et al, 2013 -
شکل - 1 - یک مقایسهکننده دینامیک متعارف را نشان میدهد - He et al, 2014 - که شامل دوطبقه میباشد. طبقه اول شامل یک زوج تفاضلی به منظور پیشتقویت کردن سیگنالهای ورودی Vin- و Vin+ یباشد. در طبقه اول، MOSFET های N به P تغییر یافتهاند. میدانیم که PMOS نسبت به NMOS، در برابر نویز flicker، عملکرد بهتری دارد. از سوی دیگر در PMOS ، دسترسی به پایه بدنه برای حذف آفست نیز فراهم میباشد. استفاده از PMOS در ورودی باعث میشود زوج NMOS طبقه بعد، در ناحیه اشباع روشن شوند.
خروجیهای طبقه اول، Vf- و Vf+، هر دو به عنوان سیگنالهای drive طبقه دوم میباشند. طبقه دوم به صورت غیرهمزمان، توسط خروجیهای طبقه اول Vf- - و - Vf+ کلاکدهی شده است. این عمل نیاز به کلاک معکوس را از بین میبرد و به وسیله فیدبک مثبت وابسته به ورودی، دقت را نیز افزایش میدهد. از سوی دیگر تأخیر انتشار افزایش مییابد، زیرا لبههای Vf- و Vf+ ، نسبت به Clock کندتر هستند.
زمانیکه سیگنال Clock ، high میباشد، Vf- و Vf+ به صفر ولت reset میشوند و در طبقه بعد ترانزیستورهای M6 و M7 روشن میشوند، بنابراین خروجیهای Vout+ و Vout- برابر VDD میشوند. اما وقتی Clock ، low میشود، فاز reset متوقف میشود و ترانزیستور دنباله M5 از طبقه اول روشن میشود. خروجیهای Vf+ Vf- بدلیل ورودیهای متفاوت، با شیبهای مختلفی افزایش مییابند.
زمانیکه ولتاژ مد مشترک Vf- و Vf+ به ولتاژ آستانه ترانزیستورهای M10 - NFET و - M11 میرسد، عملکرد طبقه دوم شروع میشود و ولتاژهای Vout+ و Vout- شروع به دشارژ شدن میکنند، زمانیکه ولتاژ مد مشترک Vout+ یا Vout- به ولتاژ آستانه اینورترهای Cross Couple میرسد، طبقه لچ فعال میشود و فیدبک مثبت خروجیهای Vout+ و Vout- را به سیگنالهای rail- بازیابی میکند.
مدار مقایسهکننده دینامیک پیشنهاد شده
شکل - 2 - مقایسهکننده دینامیک پیشنهادی را نشان میدهد. ایده این طرح این است که با افزایش طبقات به منظور افزایش سرعت، با تقویت بیشتر سیگنال ورودی و در نتیجه افزایش بیشتر اختلاف ولتاژ سیگنالهای خروجی در طبقه دوم، سرعت عملکرد - تأخیر - مقایسهکننده در ولتاژ تغذیه پایین بهبود مییابد. همچنین با بایاس کردن ترانزیستورها در ناحیه زیرآستانه، توان مصرفی مقایسهکننده پایین میباشد.
عملکرد مقایسهکننده پیشنهادی بدین شرح است: در طول فاز reset یعنی زمانی که کلاک در وضعیت High است، - clk=1 - ، ترانزیستورهای M5 و M6 روشن و M7 خاموش میباشد. بنابراین خروجیهای Vf- وVf+ به صفر ولت reset میشوند. در طبقه دوم ترانزیستورهای M12 ،M13 و M15 روشن و ترانزیستور M14 خاموش میباشد. بنابراین خروجیهای Vf1+ و Vf1- نیز به صفر ولت reset میشوند و در طبقه سوم ترانزیستورهای M16 و M17 روشن میشوند و خروجیهای Vout+ و Vout- برابر VDD میشوند.
در طول فاز - clk=0 - regeneration ، فاز reset متوقف میشود، در طبقه اول ترانزیستور دنباله M7 روشن و ترانزیستورهای M5 و M6 خاموش میشوند. خروجیهای Vf- و Vf+ بدلیل ورودیهای متفاوت، با شیبهای مختلفی افزایش مییابند. با فرض اینکه VLQ+ Vin- باشد، VI+ Vf- خواهد بود و زمانیکه ولتاژ مد مشترک Vf- و Vf+ به ولتاژ آستانه ترانزیستورهای M10 و M11 رسید، ترانزیستورها روشن و عملکرد طبقه دوم شروع میشود. در این طبقه ترانزیستور M14 روشن و ترانزیستورهای M12 و M13 و M15 خاموش میباشند. چون در این طبقه VLQ+ Vin- و VI+ Vf- میباشد، بنابراین Vf1+ Vf1- خواهد شد و با اعمال Vf1+ و Vf1- به گیت ترانزیستورهای PMOS در طبقه اول، افزایش ولتاژ آنها قطع خواهد شد.
