بخشی از مقاله
چکیده - در این مقاله یک نوسانساز حلقوی با استفاده از بارهای خازنی کنترل شونده دیجیتالی در تکنولوژی CMOS 180 nm برای استفاده در سامانه های اویونیک طراحی و شبیه سازی گردیده است. به این نوع نوسانسازها، نوسانسازهای کنترل شونده دیجیتالی و یا DCO میگویند. برای کنترل فرکانس در نوسانساز کنترل شوندهی پیشنهادی، از روش اضافه/حذف خازنهای کنترل فرکانس بهره برده شده است. مدار DCO طراحی شده دارای توان مصرفی پایین، و فرکانس کاری بالایی میباشد. برای پیادهسازی خازنهای کنترل فرکانس از ترانزیستورهای CMOS استفاده گردیده است. بدین ترتیب هزینه ساخت و ابعاد تراشه بسیار کم تر گردیدهاند. در این مقاله DCO دارای کمینه فرکانس 377 مگا هرتز و بیشینه فرکانس 1/34 گیگا هرتز میباشد.
-1 مقدمه
برای افزایش امنیت در ارتباطات رادیویی، نیاز به فرستنده-گیرنده هایی با قدرت تغییر سریع فرکانس می باشد. در یک باند فرکانسی مشخص که به عنوان مثال برای ارتباط بین دو هواپیما و یک هواپیما و برج مراقبت تخصیص داده می شود، هر بخش از اطلاعات در تکه ای از آن باند فرکانسی انتقال یافته و به تناوب تکهی حاوی اطلاعات تعویض می گردد تا اطلاعات قابل شنود نباشند . برای انجام موفق این پروسه نیاز به نوسانسازهایی با قدرت سریع تعویض فرکانس مرکزی می باشد. نوسانسازهای کنترل شونده دیجیتالی، DCO، یکی از بهترین راهکارها برای این کار می باشند.
در مدارهای با حجم بسیار بالا مجتمع شده سرعت بالا ،عملاً کلاک - پالس ساعت - به وسیله حلقه های قفل شونده با فاز آنالوگ - PLL - تولید می شود. حلقه قفل شونده با فاز یک ساختار مدار کلاک بسیار مهم برای بسیاری از سیستم های الکترونیکی در سامانه های اویونیکی است.
یک حلقه قفل شونده با فاز شامل آشکارساز فاز،1 پمپ بار،2 فیلتر حلقه3، نوسان ساز کنترل شده با ولتاژ - - VCO و یکمقسّم فرکانسی است2]و.[1 اخیراً تلاش هایی جهت ساخت حلقه های قفل شونده با فاز تمام دیجیتال4 صورت گرفته است. در مقایسه با همتای آنالوگ آن، حلقه های قفل شونده با فاز تمام دیجیتال، دارای ایمنی بیشتری نسبت به نویز، ولتاژ تغذیه و تغییرات دما هستند و اثرپذیری کمتری نسبت به آفست DC و پدیده دریفت دارند. علاوه بر این می توان حلقه های قفل شونده با فاز تمام دیجیتال را به وسیله زبان های توصیف سخت افزار - HDL - طراحی کرد . که قابلیت پیاده سازی در هر کتابخانه سلول استاندارد را دارند 3]و4و5و.[6 تحت این شرایط، امکان انتقال طراحی از یک فرآیند به فرآیندهای دیگر تضمین شده است و همچنین مدت زمان طراحی برای آن کاهش می یابد.
مدل های PLL سنتی که به وسیله روش های آنالوگ طراحی می شوند نسبت به تغییرات دما و ولتاژ تغذیه حساس هستند 7]و.[8 همچنین خازن ها و مقاومت هایی که در فیلتر حلقوی در PLL های سنتی به کار می رود، موجب افزایش سطح مورد نیاز می شود 9]و[10 .اما در سیستم های دیجیتال از عناصر غیر فعال استفاده نشده است که امکان مجتمع سازی بیشتر حلقه های قفل شونده با فاز را فراهم می کند. بنابراین ADPLL ها بسیار مورد توجه قرار گرفته اند.
با این حال مدارهای ADPLL دارای یک مشکل اساسی هستند و آن مصرف زیاد توان در نوسان ساز کنترل شده به صورت دیجیتالی است10]و.[11 اساساً نوسان ساز کنترل شده با سیگنال دیجیتالی، عملکرد اصلی ADPLL از جمله مصرف توان و جیتر را تعیین می کند. در این مقاله، در بخش دوم ساختارهای نوسان سازهای کنترل شونده دیجیتالی به اجمال مورد مطالعه قرار می گیرد. در بخش سوم، مدار پیشنهاد شده در این مقاله مطرح گردیده و در بخش چهارم توسط نرم افزار ADS شبیه سازی می شود. نتیجه گیری در بخش پنجم ارایه گردیده است.
-2 نوسانسازهای کنترل شونده دیجیتالی DCO
در این بخش به بررسی ساختار نوسان سازهای کنترل شوندهی دیجیتالی می پردازیم. پس از شناخت این ساختارها مدارهایی را بررسی می کنیم که به منظور تبدیل نوسانسازها به DCO کاربرد دارند. سپس ساختارهای کامل DCO ها نیز مورد مطالعه قرار می گیرد . نوسان سازهای کنترل شوندهی دیجیتالی شباهت زیادی از لحاظ عملکرد به VCO ها دارند، ولی از لحاظ پیاده سازی و محتوا با VCO ها تفاوت دارند. در VCO فرکانس کاری نوسان ساز با استفاده از یک ولتاژ کنترل می گردد. ولی در DCO ها برای کنترل فرکانس از روشهای دیجیتالی استفاده می شود. برای این کار از یک سری سوئیچ های ترانزیستوری استفاده می گردد که توسط یک عدد دیجیتالی کنترل می شوند. سوئیچ ها با وصل بودن یا با قطع بودن خود، به ترتیب، مقداری خازن به مدار اضافه می کنند و یا اضافه نمی کنند.
به این ترتیب، فرکانس نوسان ساز در اثر عدد دیجیتالی که به سوئیچ ها اعمال می شود، تغییر می کند. به این نوعDCO ها گرسنهی جریان 5 می گویند .[12] در شکل زیر مدار یک DCO بسیار ساده نشان داده شده است. همانطور که از شکل پیداست نوسان ساز پایه در این DCO یک نوسان ساز حلقوی می باشد. بیتهای کنترلی C1-Cn به n عدد ترانزیستور که هرکدام به یک خازن متصل شده اند اعمال می شوند و با بالا و یا پایین بودن مقدار هر بیت در سوئیچ ها، خازنها در خروجی نوسان ساز شکل دهی می شوند. مسأله بعدی وجود یک وزن دهی باینری برای خازنها می باشد به این معنی که خازن هر طبقه 2 برابر خازن طبقه قبل خود می باشد.
این مسأله باعث می شود اولویت بندی در انتخاب خازنها مسأله تاثیرگذاری باشد. برای افزایش دقت کافی است تعداد طبقات را افزایش دهیم. عیب این مدار در این می باشد که عناصر پارازیتیک خود ترانزیستورها تاخیر داخل حلقه را افزایش می دهند و در نتیجه فرکانس کاری نوسان ساز پایین می آید. روش دیگری که باعث می شود که فرکانس کاری بالا در DCO پدید آید، روشی است که در آن به حذف خازنهای ناشی از سوئیچهای ترانزیستوری در حالت خاموش از مدار اقدام می نماید. شکل این مدار در زیر دیده می شود[13]
نوسان سازها برای شروع در لحظه یکسان استفاده شده است و سیگنال های آخرین طبقه دو نوسان ساز را برای تضمین هماهنگ سازی فاز و فرکانس بین دو نوسان ساز تحت تغییرات فرآیند و ولتاژ ادغام می کند. این مدار یک خروجی ثابت بالا را زمانی که ورودی EN - فعال - پائین است، تولید می کند. هنگامی که ورودی EN بالا است، این مدار به عنوان گیت سیم کشی شده - ساخته شده از دو وارونگر که خروجی های آنها به هم گره خورده اند - عمل می کند که دو ورودی را به یک خروجی که درونیابی زمان دو ورودی است، ادغام می کند.
-3 ساختار پیشنهادی برای DCO
در این بخش به معرفی روش پیشنهادی این مقاله برای کنترل فرکانس در DCO می پردازیم. در ساختار نشان داده شده در شکل - 2 - تفاوت زیاد بین خازن معادل در ترانزیستور روشن و خاموش بدان معنی است که محدوده فرکانس مورد نیاز به وضوح می تواند با مقادیر کوچک C و چند سلول بار به دست آید. به این ترتیب در صورتی که سوئیچ خاموش باشد، خازنی که در حالتهای قبل به خروجی منتقل می شد با یک خازن دیگر سری شده و مقدار آن کاهش می یابد. آنچنانکه در شکل - 2 - نشان داده شده است، مدار از یک تعداد زوج از طبقه های تأخیر دیجیتال - DDS - و یک گیت منطقی ویژه به نام NAND تلفیق کننده - MNAND - ساخته شده است.
هر طبقه تاخیر دیجیتالی - DDS - دارای دو وارونگر CMOS همانند با یک سلول بار خازنی متصل بین خروجی های آن می باشد. بخشهای DDS و MNAND دو نوسان ساز دیجیتالی حلقوی با وارونگرهای یکسان که در فرکانس و فاز مشابه نوسان می کنند را شکل میدهند. بارهای خازنی با وزندهی دودویی و دیجیتالی کنترل شونده که به تازگی توسعه یافته اند، بین هر طبقه تأخیر در یک نوسان ساز و طبقه متناظر در نوسان ساز دیگر متصل می شوند.
هر سلول بار خازنی از دو خازن سری شده یکسان و یک سوئیچ NMOS ساخته شده است. سوئیچ به کار رفته در ساختار شبکه خازنی گره محل اتصال دو خازن را بر حسب عدد بیت کنترلی اعمال شده تغییر می دهد. این سوئیچ ها توسط کلمه کنترلی DCO ها کنترل می شوند. گیت MNAND برای تنظیم مجدد باید توجه داشت که خازن شنت باید با لایه های فلزی خازن پیاده سازی شود و نباید از خازن های MOS برای پیاده سازی آن استفاده کرد.
این کار برای جلوگیری از اضافه شدن خازنهای پارازیتی به مدار DCO انجام می گیرد. منحنی خازن افزاره MOS بر حسب ولتاژ بایاس گیت به شکل زیر حاصل می شود. بنابراین دیده می شود که خازن مقداری در حد 250 تا 450 آتو فاراد دارا می باشد که مقداری نزدیک به مقدار خازن C در DCO پایه می باشد. پس اگر بتوان تقارن را هم به شکل مناسبی رعایت کرد که فرکانس دو نوسان ساز از هم دور نشوند، می توان مدار جدید DCO را بدون خازنهای متالیک و تنها با استفاده از ترانزیستور پیاده کرد. این تئوری پایهی نوآوری به کار رفته در این مقاله می باشد.
