بخشی از مقاله
*** این فایل شامل تعدادی فرمول می باشد و در سایت قابل نمایش نیست ***
سنتزکننده مستقیم دیجیتال(.(DDS در مقابل حلقه قفل فاز PLL با ذکر مشخصات تراشه های AD9852 و ADF4116
چکیده
سیستم های آشکارسازی مانند انواع رادارها و سیستم های ناوبری و هواپیمایی جهت شناسایی و آشکار کردن اهداف نیازمند شکل دهی سیگنال می باشند. یک سیستم مخابراتی به یک فرکانس محلی با دقت تنظیم بالا جهت شکل دهی سیگنال در فرکانس های بالا و باند پایه نیاز دارد. جهت ساخت این فرکانس از مدارات سنتز فرکانس با دو تکنیک سنتز مستقیم دیجیتال (DDS) و حلقه قفل فاز (PLL) استفاده می شود. DDS نسبت به PLL دارای مزایای نویز فاز کم، گامهای دقیق با فاز پیوسته، سرعت قفل کمتر و مدولاسیون مستقیم می باشد و از معایب آن محدودیت فرکانس کلاک و افزایش سطح spurious است. در این مقاله هدف بررسی و مقایسه ی سنتزکننده مستقیم دیجیتال با حلقه قفل فاز در پیاده سازی های عملی در مدارات RF می باشد، در انتها نیز ضمن شبیه سازی تعدادی از مشخصه های مورد بحث در تراشه های AD9852 و ADF4116 بررسی و مقایسه می شود.
-1 مقدمه
تولید سیگنال فرکانس محلی در فرستنده ها و گیرنده ها توسط دو روش معمول مبتنی بر حلقه قفل فاز (PLL)1 و یا سنتزکننده مستقیم دیجیتال ( DDS) 2 صورت می گیرد.[1] در روش اول یعنی حلقه قفل فاز مراحل کار به این صورت است که ابتدا یک مولد سیگنال مرجع، سیگنالی (اغلب سینوسی) با نویز فاز و توان مناسب تولید کرده سپس این سیگنال به آشکار ساز فاز که قابل برنامه ریزی بر روی یک یا چند فرکانس مورد نظر است اعمال می شود. در ادامه ولتاژی در خروجی آشکارساز تولید شده که به مدار نوسان ساز یا VCO3 اعمال می شود. از خروجی VCO یک فیدبک گرفته شده و به آشکار ساز فاز برگردانده می شود. مقدار dc سیگنال خروجی آشکارساز فاز بطور خطی با اختلاف فاز بین سیگنال مرجع و سیگنال فیدبک شده متناسب است. این ولتاژ اصلاح شده تولیدی باعث اصلاح ولتاژ اعمالی به VCO شده و فرکانس خروجی مورد نظر با دقت بیشتری نوسان می کند. ولتاژ تولید شده در خروجی آشکار ساز فاز به صورت پالسی است و فیلتر حلقوی4 وظیفه حذف نویز و صاف کردن آن را به عهده دارد همچنین این فیلتر پائین گذر با حذف مولفه های فرکانس بالای آشکارساز فاز باعث می شود که فقط مقدار DC ، فرکانس VCO را کنترل کند. همچنین دقت قطعات و چگونگی طراحی و بستن فیلتر نقش حیاتی در جواب دادن سیستم دارد.
روش دوم، سنتزکننده مستقیم دیجیتال نام دارد که روشی تقریبأ جدیدتر با صرف هزینه کمتر و قطعات و مدارات جانبی کمتر است. در یک سنتزکننده مستقیم دیجیتال تمام مدارات درون یک تراشه که به DDS مشهور است مجتمع شده است. این قطعه نمونه های مختلفی با عملکرد مداری مشابه اما محدوده کاری متفاوت دارد و باعث تنوع این آی سی در حوزه صنعت و تکنولوژی شده است. در یک دید کلی این تراشه از یک یا چند حافظه، یک مدار تولید کننده فرکانس(اسیلاتور کنترل عددی)، یک فیلتر حلقه (فیلتر پائین گذر) و یک مبدل دیجیتال به آنالوگ تشکیل شده است3] و.[1 اساس DDS این است که سیگنال در حوزه دیجیتال ایجاد شده و سپس با استفاده از تبدیل D/A و فیلتر کردن، شکل موج آنالوگ تولید می شود. جهت عملکرد یک DDS بایستی دیتای ورودی و یک سیگنال مرجع به عنوان کلاک به آی سی DDS اعمال شود. جهت تولید سیگنال و ارتباطات واسط بایستی دیتا شیت و پروتکل های ارتباطی بین آنها بررسی شود. در قسمت های بعد به صورت مفصل تر روابط و چگونگی هر روش بررسی می شود.
-2 سینتی سایزرهای دارای حلقه قفل فاز
بعضی از سینتی سایزرها بر پایه PLL طراحی میشوند. بلوک دیاگرام یک نمونه از PLL در شکل (1) نشان داده شده است. در این ساختار فرکانس استاندارد میتواند با DDS جایگزین گردد.
خروجی آن که معمولاً بین 1 تا 25 ولت است ناشی از اختلاف در فرکانس ورودی اش می باشد
معمولا PLL ها با دو معماری N صحیح و N کسری پیاده سازی می شوند. در شکل (2) یک بلوک دیاگرام نوعی از PLL کسری نشان داده شده است.
PLL های آنالوگ به طور کلی از یک آشکارساز فاز، فیلتر پایین گذر و VCO ساخته شده اند که در یک وضعیت فیدبک منفی قرار دارند. ممکن است در مسیر فیدبک یا در مسیر مرجع یا هر دو مسیر یک تقسیمکننده فرکانس وجود داشته باشد تا خروجی PLL را به یک عدد صحیح چند مبنایی تبدیل کند.این تقسیم کننده ها معمولاً قابل برنامهریزی بوده و از نسبت چهار تا یک میلیون قابلیت تقسیم برخوردار هستند. در این سیستم اسیلاتور VCO میتواند سیگنالی سینوسی از فرکانس صوتی تا فرکانس میلی متری تولید نماید. تصور کنید که VCOدر ابتدا مانند سیگنال مرجع، در فرکانس خود تقریباً ثابت است. پس اگر فاز VCO نسبت به فاز مرجع افت کند، آشکارساز فاز باعث میشود که شارژ پمپ ولتاژ کنترلی را تغییر دهد، به طوری که سرعت اسیلاتور افزایش پیدا میکند. به همین صورت، اگر فاز اسیلاتور جلوتر از فاز مرجع باشد آشکارساز فاز باعث میشود که شارژ پمپ با تغییر تنظیم ولتاژ، سرعت اسیلاتور را پایین آورد. فیلتر پایین گذر، سراشیبی ورودی کنترل را از شارژ پمپ صاف میکند. چون در ابتدا ممکن است اسیلاتور دورتر از فرکانس مرجع باشد، آشکارسازهای فاز عملی میتوانند به اختلاف فازها پاسخ داده و به این ترتیب محدوده قفل ورودی مجاز را افزایش دهند. بسته به کاربرد، خروجی VCO یا سیگنال کنترل اسیلاتور، خروجی مفیدی از PLL فراهم میکند.
در این سیستم آشکارساز در اکثر موارد یک آشکارساز فاز-فرکانس PFD است. آشکارساز، سیگنال خروجی تقسیم کننده را با سیگنال مرجع (فرکانس استاندارد) مقایسه میکند و مقدار DC ولتاژ در این سیستم N می تواند مقادیر کسری را نیز اتخاذ کند. در این صورت فرکانس خروجی میتواند به اندازه کسری از فرکانس مرجع جابجا شود. اگر چه تقسیم کنندههای دیجیتالی قادر به تقسیم کسری نمی باشند اما روشهایی جهت دستیابی به این امر ارائه گردیده است. یک روش متداول این است که فرکانس خروجی را در هر M سیکل به N+1 و در باقیمانده زمان به N تقسیم کرد. در این صورت نسبت تقسیم موثر برابر است با N+1/M و فرکانس خروجی برابر است با:
این رابطه نشان میدهد که فرکانس fo میتواند با تغییر M به اندازه کسری از fr جابجا شود.این روش معادل ساخت یک مقسم کسری است که در آن قسمت کسری توسط یک انباره فاز اجرا میشود.[7]
در یک PLL پارامترهای مختلفی بر انتخاب پهنای باند حلقه موثرند که یکی از مهمترین آنها زمان قفل حلقه (Lock Time) است. عوامل موثری بر زمان قفل شدن حلقه وجود دارد که از مهمترین آنها فرکانس مقایسه حلقه در آشکارساز فار/فرکانس (PFD) و پهنای باند حلقه (که توسط فیلتر حلقه تعیین میگردد) میباشد. هر چه فرکانس PFD بالاتر باشد، زمان مقایسه بین سیگنال مرجع و سیگنال VCO کوتاهتر و حلقه سریعتر قفل مینماید. بهعبارتی تعداد سیکلهای نسبتاً مشخصی از فرکانس PFD لازم است تا حلقه قفل نماید و هرچه فرکانس PFD بالاتر باشد، این سیکلهای مشخص در زمان کوتاهتری
طی شده و حلقه سریعتر قفل خواهد نمود. درPLLهای N صحیح، فرکانس PFD، معادل فواصل کانالی5 میبایست انتخاب گردد و در صورتیکه فواصل کانالی کوچکی در خروجی PLL نیاز باشد، فرکانس PFDکوچک شده و طبیعتاً حلقه دیرتر قفل خواهد نمود. لیکن یکی از مهم ترین مزایای PLLهای N کسری، آن است که نیازی نیست که فرکانس PFD برابر فواصل کانالی مورد نیاز در خروجی PLL باشد (به دلیل فراهم شدن امکان تقسیم اعشاری با بهکارگیری مدولاتور .(ΣΔ بنابراین حتی در شرایطی که فواصل کانالی کوچکی مورد نیاز است، میتوان فرکانس PFD را بزرگ انتخاب کرده و زمان قفل حلقه را به نسبت قابل توجهی بهبود داد.
یکی از مهمترین فاکتورهای انتخاب پهنای باند حلقه، فرکانس PFDاست. عموماً توصیه میشود که پهنای باند حلقه حدود 1/10 تا 1/5 فرکانس PFD باشد. این موضوع از نظر نقطه حذف سیگنالهای ناخواسته (Spur) حائز اهمیت است. عموماً سیگنالهای ناخواستهای به فاصله فرکانسیPFD از فرکانس حامل در طیف سیگنال خروجی PLL مشاهده میشود. یکی از وظایف فیلتر حلقه، تضعیف این سیگنالهای ناخواسته میباشد. در صورتیکه پهنای باند حلقه بیشتر از 1/5 فرکانس PFD باشد، سطح این سیگنالهای ناخواسته بالاتر از سطح مطلوب بوده و احتمال ناپایداری حلقه نیز وجود خواهد داشت. در صورتیکه پهنای باند حلقه کمتر از 1/10 فرکانس PFD باشد، زمان قفل حلقه طولانیتر از مقدار مطلوب خواهد بود.
-3 سینتی سایزر مستقیم دیجیتال DDS
یک نوع از سینتی سایزر فرکانس مورد استفاده برای ایجاد شکل موج با استفاده از کلاک مرجع، سینتی سایزر مستقیم دیجیتال است. یک DDS به طور کلی از حافظه، اسیلاتور کنترل عددی، فیلتر حلقه و مبدل دیجیتال به آنالوگ همانطور که در شکل( (3 نشان داده شده تشکیل شده است.7 ]و[2
اسیلاتور مرجع یک پایگاه پایدار برای سیستم و تعیین دقت DDS فراهم می کند. این کلاک به رجیستر کنترل فرکانس و مبدل دیجیتال به آنالوگ و اسیلاتور کنترل عددی که در خروجی آن یک سیگنال گسسته کوانتیزه تولید می شود اعمال می شود. همچنین یک نمونه از شکل موج خروجی مورد نظر (اغلب سینوسی) به رجیستر کنترل فیدبک داده می شود و نمونه شکل موج دیجیتال توسط مبدل دیجیتال به آنالوگ به شکل موج آنالوگ تبدیل می شود. در نهایت در خروجی فیلتر، طیف سیگنال اصلی تولید می شود که در نتیجه، فرآیند تبدیل دیجیتال به آنالوگ با وضوح بالا انجام می شود.
برای تولید دیجیتال موج سینوسی، دقت فاز رجیسترها و تکنیک های پردازش سیگنال دیجیتال در این ساختار روش پایدار و دقیقی است که به یک مرجع دقیق و بسیار پایدار نیازمند است. داده ها به صورت موج سینوسی دیجیتال می باشد و سپس با سرعت بالا در مبدل دیجیتال به آنالوگ (DAC) جهت تولید یک سیگنال آنالوگ در خروجی مربوطه استفاده می شود. در یک DDS حداقل و حداکثر
فرکانس خروجی به ترتیب برابر با fclk/2M و fclk/2 می باشد که دراینجا M تعداد بیت کلمه در رجیستر می باشد. افزایش M باعث می شود که گامهای فرکانس خروجی به دلخواه کوچک شوند که این یک خاصیت مهم DDS است
در خروجی سینتی سایزر مستقیم دیجیتال ، علاوه بر شکل موج مورد نظر، فرکانسی ناشی از تصاویر نایکوئیست(تصویر اولیه - fclk
(fout نیز تولید می شود. به منظور حذف این تصاویر ناخواسته از یک فیلتر پایین گذر در قسمت آنالوگ استفاده می شود.[5]
در یک DDS مطلوب است که سیگنال مورد نظر طوری تولید شود که سطح توان آن نسبت به سطح توان سیگنالهـای ناخواسـته بسـیار بیشتر باشد. پارامتر اندازهگیری این معیار SFDR6 میباشد کـه سـطح توان سیگنالهای ناخواسـته نسـبت بـه سـیگنال خروجـی تولیـدی را مشخص میکند.
DDS -4 در مقابل PLL
در ادامه این مقاله با انتخاب یک PLL با پارت نامبر ADF4116 و یک DDS با پارت نامبر AD9852 که محدوده عملکردی تقریبا مشابهی دارند ویژگی ها و مشخصه های این دو قطعه با هم مقایسه شده است. بلوک دیاگرام، این دو PLL و DDS به ترتیب در شکل های (4) و (5) آورده شده است.
