بخشی از مقاله
چکیده
در این مقاله ساختار فینفت دوگیتی-دومادهای با اتصال گیت شاتکی با underlap بررسی شده است. جریان درین، رسانایی متقابل، رسانایی خروجی، خازن گیت-سورس و فرکانس قطع ترانزیستور برای کاربردهای آنالوگ و فرکانس بالا برای نیمههادیهای Si، GaAs و InGaAs بررسی شده است. بر اساس نتایج شبیهسازی با کاهش طول underlap جریان درین افزایش خواهد یافت. همینطور نتایج شبیهسازی نشان میدهد که برای InGaAs بالاترین جریان درین، بالاترین رسانایی متقابل، بالاترین رسانایی خروجی و بالاترین فرکانس قطع را در ولتاژ گیت کمتر از 0/6 ولت خواهیم داشت. بر اساس نتایج شبیهسازی GaAs بالاترین ضریب تولید رسانایی متقابل را از خود نشان میدهد.
مقدمه
با توجه به پیشرفت علوم در تمام زمینهها و نیاز بشر به استفاده از وسایل مدرن، تحقیقات گسترده و طولانی در زمینه فناوریهای نوین صورت گرفته است. ترانزیستور اواخر سال 1947 در آزمایشگاه بل توسط شاتکی، باردین و براتین در آمریکا متولد شد. برای این نتیجه آنها جایزه نوبل سال 1956 را گرفتند. در حال حاضر تکنولوژی غالب در صنایع نیمههادی، نیمرسانای اکسید فلزی مکمل یا CMOS است. این افزاره در اواسط دهه 1960 معرفی شد که انقلابی در صنعت نیمههادی بوجود آورد که بعنوان بلوک اصلی سازنده مدارات مجتمع به شمار میرود.
اندازه کوچک و مصرف توان پائین مدارات ترانزیستوری MOS باعث شده است تا نقش اصلی را در توسعه مدارت پیچیده نظیر ریز پردازندهها، حافظههای پرظرفیت، کامپیوترهای قابل حمل، تلفنهای همراه و بسیاری تجهیزات الکترونیکی دیگر داشته باشند. این مدارات فقط هنگام سوییچینگ یعنی تغییر وضعیت از یک سطح منطقی به دیگری انرژی مصرف میکنند لذا توان مصرفی مدار پائین آمده و متعاقبا حرارت تولید شده کاهش مییابد بنابراین امکان مجتمع سازی آنها بسیار بالاست. تقریبا تمامی ریز پردازندههای امروزی با تکنولوژی CMOS ساخته میشوند. حافظههای گیگابایتی DRAM نیز از سلولهایی ساخته میشوند که از یک ترانزیستور MOSFET برای ذخیره هر بیت استفاده میکنند.
بر اساس قانون مور هر 18 ماه یکبار، تعداد ترانزیستورهای موجود در یک حجم مشخص 2 برابر میشود . - Moore, 1965 - بنابراین انتظار میرود که با تغییر مقیاس ابعاد ترانزیستور را کاهش داد. پس مهمترین هدف در پژوهشهای ترانزیستور، کاهش ابعاد آن به زیر میکرون است. تغییر مقیاس ترانزیستور باعث بوجود آمدن اثرات کانال کوتاه که خود منجر به اعمال محدودیت بر روی مشخصه رانش الکترون در کانال و تغییر ولتاژ آستانه میشود، کاهش سد درین تحریک شده که خود منجر به کاهش ولتاژ آستانه میشود، برخورد سطحی و اشباع سرعت، اثر شدید یونیزاسیون و الکترونهای داغ، افزایش جریان نشتی و تلفات توان و خازنهای پارازیتی خواهد شد.
راهکارهای پیشرو برای مقابله با این چالشها عبارتند از: افزایش چگالی ناخالصی کانال، اکسید گیت نازکتر، کاهش عمق پیوند درین-سورس و استفاده از ساختارهای چندگیتی یا همان فینفت و همچنین از ساختار پیوند ناهمگون است. افزایش چگالی ناخالصی کانال سبب جلوگیری از تزویج الکترواستاتیکی اتصالات زیر کانال - مزیت - و کاهش قابلیت تحرک حامل و کاهش جریان راهانداز - عیب - خواهد شد.
کاهش ضخامت اکسید گیت سبب افزایش کنترل کانال توسط گیت - مزیت - و افزایش جریان نشتی و تلفات توان - عیب - خواهد شد. کاهش عمق پیوند درین-سورس سبب کاهش جریان نشتی - مزیت - و کاهش جریان راهانداز - مزیت - خواهد شد. بنابراین افزایش چگالی ناخالصی کانال، اکسید گیت نازکتر و کاهش عمق پیوند درین-سورس با پارامترهای مدنظر ما همسان نیستند.
در این مقاله از فناوری فینفت برای کاهش خازن پارازیتی و افزایش سرعت سوییچینگ، کاهش جریان نشتی و در نتیجه کاهش تلفات توان و کاهش اثرات کانال کوتاه استفاده شده است. بنابراین سعی خواهد شد ساختارهایی مبتنی بر تکنولوژی Si، GaAs و InxGa1-xAs برای رسیدن به بالاترین توان و فرکانس استفاده شود. دلیل این انتخاب اینست که مقالات نشان میدهند که کانالهای کوانتومی ساخته شده با این مواد، توانایی کاهش طول کانال به زیر 50 نانومتر با عملکرد عالی کانال کوتاه و پاسخ خیلی سریع در ولتاژ تغذیه 0/5 ولت را دارند. همچنین بدلیل محدودیتهای سرعت ترانزیستور MOS، بایستی از ساختاری به نام اتصال فلز-نیمههادی بهره گرفت.
کومار و همکاران عمکرد FinFET دوگیتی برای دیالکتریکهایی مانند SiO2، HfO2، Y2O3، SiON، Al2O3 و La2O3 را به منظور کاهش اتلاف توان و جریان نشتی بررسی کردهاند. در این مقاله طول گیت 12 نانومتر و ضخامت اکسید گیت 2 نانومتر درنظر گرفته شدهاند. بر اساس نتایج شبیهسازی، دیالکتریک La2O3 بدلیل رسانایی متقابل بالا، نوسانات زیر آستانه را 40 درصد کاهش، DIBL را 81 درصد کاهش و ولتاژ آستانه را 81 درصد افزایش میدهد . - Kumar, 2016 -
نارندر و همکاران به تحلیل دوبعدی نوسانات زیر آستانه و هدایت انتقالی در MOSFET با گیت دو مادهای با طول گیت 30 نانومتر تحت شرایط underlap مختلف پرداختهاند. در این مقاله هدایت انتقالی، هدایت خروجی، ولتاژ ارلی، بهره ذاتی، فرکانس قطع، حاصلضرب بهره و فرکانس، حاصلضرب هدایت انتقالی و بهره و ... برای مقادیر underlap صفر، 2، 4، 6 و 8 نانومتر بررسی شده است. نتایج شبیهسازی نشان میدهد که استفاده از underlap در ساختار گیت دو مادهای با گزینه مناسبی برای کاربردهای آنالوگ و فرکانس رادیویی است . - Narendar, 2016 -
کریمی و عروجی به تحلیل الکتریکی-حرارتی FinFET غیرعمودی پرداخته شدهاند. در این مقاله ساختار یک FinFET مبتنی بر تکنولوژی سیلیکن بر عایق و با اصلاحاتی در کانال آن برای بهبود اثرات گوشه و پایداری حرارتی بالاتر ارائه شده است. قسمت زیرین Fin بصورت شخم زده شده است تا توزیع حرارت بهتری را داشته باشد.
قسمت بالای Fin بصورت استوانهای باریک است تا اثرات گوشه حذف شود و کنتلپذیری گیت افزایش یابد. قسمت میانی Fin مانند ساختارهای معمول تخت است. بر اساس نتایج شبیهسازی در ساختار جدید در طول گیت 10 نانومتر، مقاومت حرارتی ساختار حدود 9/5 درصد کاهش، ولتاژ آستانه 19 درصد افزایش، 18 DIBL درصد کاهش و نوسانات زیر آستانه 8 درصد کاهش یافتهاند . - Karimi, 2017 -
وداپالی و همکاران مشخصات DC و نویز 1/f ترانزیستور FinFET با طول 50 Fin نانومتر و از جنس GaN/AlGaN بررسی شده است. بر اساس نتایج این مقاله ساختار FinFET موجب 6 برابر شده جریان درین نسبت ساختار ترانزیستوری معمول با پیوند ناهمگون GaN/AlGaN در ویفر یکسان خواهد شد. همینطور ساختار FinFET با پیوند ناهمگون GaN/AlGaN نویزی برابر با 8/5×10-15 A2/Hz دارد در حالیکه این نویز در ساختار ترانزیستوری معمول با پیوند ناهمگون GaN/AlGaN در ویفر یکسان 8/7×10-14 A2/Hz بدست آمدهاند. همینطور چگالی موثر تلهها در ساختار FinFET بدلیل لایه بافر GaN دو برابر نسبت به ساختار معمول کمتر است . - Vodapally, 2017 -
روش تحقیق
برای بررسی و مطالعه فینفت، به شبیهسازی با استفاده از ماژول ATLAS بسته نرمافزای SILVACO پرداختهایم. برای این امر سه معادله پواسون، پیوستگی و انتقال حاملها بصورت کوپل شده به روش عددی نیوتن حل شدهاند. برای استخراج انتقال حامل در مدل ساختاری نفوذ-رانش - drift-diffusion - ترانزیستور استفاده شده است. برآورد قابلیت تحرک حامل با استفاده از مدل وابستگی قابلیت تحرک حامل به چگالی ناخالصی - CONMOB - همراه با مدل وابستگی قابلیت تحرک حامل به میدان الکتریکی - FLDMOB - انجام می شود.
مدل Lombardi CVT که بهترین گزینه برای افزارههای غیرقطبی است، برای ساختار دوگیتی-دومادهای - DMDG - به همراه Underlap نیز استفاده شده است. علاوه بر این، مدل شاکلی-رید-هال - SRH - برای مدلسازی تولید و بازترکیب حامل استفاده شده است. اثرات مکانیکی کوانتومی - QME - در طول شبیهسازی و مدل سازی نادیده گرفته شده است . - Chen, 2003 - روشهای نیوتن و گامل برای به دست آوردن راه حل عددی استفاده شده است.
یافته ها
شکل 1 شماتیک ساختار فینفت DMDG به همراه underlap با نامگذاری نواحی مختلف آن نشان داده شده است. تابع کار گیت شماره یک 4/8 eV - gate1 - و تابع کار گیت شماره دو 4/5 eV - gate2 - درنظر گرفته شدهاند. لبه سمت چپ ناحیه اول - region1 - سورس و لبه سمت راست ناحیه ششم - region6 - درین تعریف شدهاند. نواحی اول تا ششم از جنس نیمههادی موردنظر Si - ، GaAs یا - InGaAs هستند. نواحی اول و ششم به ترتیب به عنوان نواحی اتصال سورس و درین با چگالی ناخالصی 5×10 20 cm-3 نوع n هستند.
نواحی 2 و region2 - 5 و - region5، نواحی underlap با چگالی ناخالصی 1015 cm-3 نوع p هستند. نواحی 3 و region3 - 4 و - region4، مجموعا کانال ترانزیستور را با چگالی ناخالصی 1015 cm-3 نوع p تشکیل میدهند. طول کانال در تمام شبیهسازیها ثابت و برابر با 20 nm است. جدول 1 نیز مشخصات الکتریکی مواد استفاده شده در شبیهسازی را نشان میدهد. شکل .2 جریان درین برحسب ولتاژ گیت ترانزیستور را در ولتاژ درین 0/1 V برای مقادیر underlap مختلف فینفت Si نشان میدهد . بر اساس این شکل با افزایش طول underlap از 3 m به 9 m جریان درین کاهش و ولتاژ آستانه افزایش مییابند. در واقع با افزایش طول underlap، طول موثر کانال افزایش یافته است.
