بخشی از مقاله
چکیده -
در این مقاله روشی جهت بهبود توان مصرفی یک مبدل آنالوگ به دیجیتال پایپلاین 10 بیتی پر سرعت با دقت بالا ارائه شده است . بر اساس روشی بهینه در تعیین زمانهاي نشست سیگنال کوچک و سیگنال بزرگ، جریان مصرفی آپ امپهاي دو طبقه با جبرانسازي میلر کمینه میشود و رابطه اي بسته بر حسب پارامترهاي اصلی آپامپ، براي جریان مصرفی بهینهي آن بدست میآید، ولی در اینجا به جاي استفاده از آپامپهاي دو طبقه با جبرانسازي میلر، از جبرانسازي کسکود استفاده شده است .
این روش جبرانسازي، روشی برتر براي تقویت-کننده کلاس AB که کاربرد مناسبی در آپامپهاي به کار رفته در مبدلهاي پایپلاین ولتاژ پایین با دقت بالا دارد، ارائه میکند. براي شبیه-سازي و مقایسه با کارهاي مشابه از کیت طراحی CMOS 0.18µ m TSMC RF استفاده شده است. روش طراحی پیشنهادي که درسطح مداري و سیستمی انجام شده است، تحت منبع تغذیهي 1.5v توان 7mw را مصرف میکند. مهمترین کاربردهاي مبدل هاي آنالوگ به دیجیتال پایپلاین 10 بیتی با فرکانس نمونه برداري 40MS/s و SNR بالا در دوربینهاي دیجیتال، سیستمهاي تصویر برداري پزشکی، ابزار دقیق و سیستمهاي مخابراتی نظیر WiFi میباشد.
-1 مقدمه
گرایش روز افزوندر کاربردهاي قابل حمل و معمولاً بی سیم نظیرتلفنهاي همراه، PAD1ها و نمایشگرهاي چند رسانهاي به سمت ابعاد کوچکتر، وزن کمتر و در عین حال کارایی بیشتر و قیمت پایینتر وجود دارد. تقاضاي بازار، افزایش روز افزون طول عمر باتري است.
مسالهي دیگر مرتبط با توان که در مدارهاي مجتمع آنالوگ یا آنالوگ- دیجیتال2 اهمیت بیشتري میکند، وابستگی پارامترهاي مدار به جریان مصرفی است. اگر جریان نقطه کار مدار کاهش یابد، درحالیکه سرعت ثابت نگاه داشته شده است، آنگاه میتوان ولتاژ تغذیه را کاهش و یا دقت مدار را افزایش داد. این مساله عمدتاً به دلیل وابستگی بهرهي ولتاژ و سویینگ ولتاژ به جریان بایاس است چرا که با کاهش جریان بایاس، بهره و سویینگ ولتاژ افزایش مییابند.
دلایل متعددي وجود دارد که چارهاي جز کاهش ولتاژ تغذیه در مدارهاي مجتمع براي طراحان مدارهاي مجتمع وجود ندارد. مهمترین دلیل این قضیه حفظ قابلیت اطمینان تراشهها است. با کاهش ابعاد ترانزیستورها - طول کانال ترانزیستورهاي ماسفت - 3که با پیشرفت تکنولوژي صورت میگیرد، ضخامت اکسید گیت نیز کاهش یافته و در نتیجه حداکثر ولتاژ قابل تحمل بین گیت و کانال ترانزیستور کم میشود. با افزایش کارایی و سرعت پردازش سیگنال دیجیتال تلاش مضاعفی براي طراحی مبدلهاي آنالوگ به دیجیتال4 و دیجیتال به آنالوگ 5 با سرعت و دقت بالاتر مورد نیاز است.
در سالهاي اخیر دو دسته از معماریهاي مبدلهاي آنالوگ به دیجیتال یعنی مبدلهاي پایپ لاین و مدولاتورهاي سیگما- دلتا به دلیل قابلیتهاي بهتر از استقبال بیشتري در میان پژوهشگران برخوردار بودهاند. در حالیکه مبدلهاي پایپ لاین براي سرعتهاي بالا و دقتهاي متوسط به بالا مناسبتر هستند، مدولاتورهاي سیگما دلتا در سرعتهاي کم و دقتهاي زیاد کاربرد دارند.
معماري پایپ لاین به صورت بهترین معماري براي تحقق مبدل-هاي آنالوگ به دیجیتال با سرعتهاي نمونهگیري بین 10 تا 500MS/s و دقتهاي بین 8 تا 15 بیت با کمترین توان مصرفی و سطح سیلیکان شناخته شده است.
-2 ملاكهاي شایستگی مبدلA/D
یک مبدل آنالوگ به دیجیتال داراي مشخصات و ملاكهاي شایستگی متعددي است که به مهمترین آنها اشاره میکنیم . نرخ نمونه برداري6، تعداد نمونههایی است که مبدل میتواند در واحد زمان پردازش کند. مشخصهي شایستگی7، معیاري براي مقایسه-ي مبدلهاي مختلف میباشد . رایجترین راه براي تعریف مشخصهي شایستگی یک مبدل به صورت تقسیم توان مصرفی مبدل بر حاصلضرب نرخ نمونهبرداري مبدل - - Fs در 2 به توان تعداد بیت موثر - ENOB - مبدل تعریف میشود. این پارامتر در واقع بیانگر میزان انرژي مصرف شده در مبدل به ازاي هر تبدیل است که بر دقت مبدل نرمالیزه شده است. عبارت - 1 - تعریف FOM را بر حسب J/Conversion نشان میدهد.
دقت تبدیل بوسیلهي رزولوشن مبدل و بر حسب بیت بیان می شود. غالباً رزولوشن، با تعداد بیت خروجی هم معنی است اما لزوماً همهي بیتهاي خروجی داراي اطلاعات با ارزشی نیستند. لذا، دقت توسط تعداد موثر بیت9 بیان می شود که همان نسبت سیگنال به نویز است که در قالب بیت بیان شده است.
-3 معماري مبدل پایپلاین
نمودار بلوکی معماري پایپ لاین در شکل 1 نشان داده شده است که از m طبقه که هر یک Ki بیت به علاوهي یک بیت اضافی، - که با بیتی از طبقهي بعدي همپوشان میشود - تولید می کنند،تشکیل شده است و یک مبدل فلش بعد از آخرین طبقهي پایپلاین قرار دارد که j بیت تولید میکند.
ولتاژ ورودي با مدار S/H10 نمونهگیري و همزمان به وسیلهي زیرمبدل به دیجیتال تبدیل میشود. نتیجهي تبدیل آنالوگ به دیجیتال بلافاصله به صورت آنالوگ تبدیل و از سیگنال نمونه-گیري و نگهداري شده کسر میشود. سیگنال باقیمانده با بهرهي Gi که برابر 2k است، تقویت میشود.
در پیادهسازي خازن سوییچ شونده، همه اعمال S/H ، تبدیل دیجیتال به آنالوگ، تفریق و تقویت همگی توسط یک مدار به نام مبدل دیجیتال به آنالوگ ضرب کننده - MDAC - 11 که شامل یک تقویتکنندهي عملیاتی و مجموعهاي از خازنهاي سوییچشونده است، محقق میشوند. زیر مبدل با دقت پایین معمولآ یک فلش است که از چند مقایسهگر و دریچهي منطقی تشکیل شده است. لزومآ به یک مدار S/H جداگانه در ابتداي مبدل نیازي نیست چرا که چنانچه گفته شد، طبقههاي پایپلاین به خودي خود داراي مدار S/H هستند، در نتیجه حذف این طبقه با توجه ملاحظاتی، در کاهش توان مصرفی مبدل بسیار موثر است.
در صورتی که به علت نوع مقایسهگرهاي استفاده شده، بین لحظهاي که مقایسه-گرها تصمیمگیري میکنند با لحظهاي که فاز نمونهبرداري ورودي در MDAC پایان مییابد اختلاف زمانی باشد، خطاي روزنه12 رخ میدهد. در صورتی که این فاصله زمانی منجر به خطایی کمتر از آفست قابل تحمل مقایسهگرها شود، میتوان از آن چشمپوشی کرد و مدار S/H ورودي را حذف کرد. حذف-کردن مدار S/H در ورودي مبدل باعث کاهش بسیار زیاد در توان مصرفی و سطح سیلیکان تراشهي مبدل میشود.
ضمن اینکه مدار S/H حتی میتواند باعث بدتر شدن نسبت سیگنال به نویز شود .[1] در این طراحی نیز با توجه به سرعت نمونه-برداري و آفست پایین مقایسهگر طراحی شده، مدار S/H ورودي حذف شده است. در یک مبدل پایپ لاین طبقات پشت سرهم در پالس هاي ساعت متقابل کار می کنند و در نتیجه یک نمونه در یک دوره پالس ساعت، از دو طبقه عبور میکند. از آنجا که بیتهاي متفاوت متناظر با یک نمونه در زمانهاي مختلف آماده میشوند، خطوط تأخیردیجیتال براي تنظیم بیتها ضروري است
شکل:1 مبدل پایپ لاین
-4 کل جریان مصرفی آپامپهاي ADC
براي اینکه بتوان جریان مصرفی آپامپهاي کل مبدل را محاسبه کرد لازم است که نخست در هر طبقه خازن بار آپ امپ و نیز ضریب فیدبک آن تعیین شوند. شکل2 ساختار بلوکی یک مبدل پایپلاین را نشان میدهد. شکل 3 رایج ترین روش تحقق یک تقویتکنندهي پایپلاین -m - MDAC - بیتی را نشان می-دهد.
که در این رابطه CS و CF خازنهاي نمونهگیري و فیدبک و COP خازن پارازیتیک ورودي آپامپ است. خازن دیده شده ازMDAC طبقهي بعدي و خازن خروجی خود آپ امپ به ترتیب با Cnext-stage و Cout-op نمایش داده شده اند. یادآوري این نکته ضروري است که زمانی که یک طبقه در فاز تقویت کنندگی قرار دارد، طبقهي بعد در حالت نمونهبرداري است
نسبت خازن نمونه گیري به خازن فیدبک در هر طبقه با بهرهي G، برابر با G -1 است. با توجه به اینکه طبقهي –mبیتی معمولی به - 2m 1 و یک طبقهي –mبیتی با یک بیت اضافی به 2 m+1-2 مقایسهگر نیاز دارد
