مقاله طراحی یک معماری آزمایش شبه تصادفی جهت تخمین طول آزمایش برای اشکالات

بخشی از مقاله

چکیده

پیشرفتهای پیدرپی در فرایند ساخت مدارات مجتمع، طراحان را قادر ساخته است تا به راحتی معماریهای بسیار پیچیده، متراکم و عملکردی را روی یک تراشه واحد انجام دهند. در میان هستههایی که غالبأ روی هر تراشه واحد فشرده شدهاند، حافظهها شاید بیشترین استفاده را دارند. برای کاهش سطح خطا در قطعات شامل حافظه، تستهای حافظه با پوشش حالات بسیار زیاد لازم است که تستهای قطعی پوشش اشکال %100 را برای خرابیهای مشخص شده - پیش بینی شده - دارا هستند.

تستهای شبه تصادفی حافظه، تستهایی هستند که قابلیت آشکارسازی هر نوع خرابی از هر نوعی را دارا هستند. البته با احتمال کمتر از %100 که پوشش خرابی ماژولار بوده و وابسته به زمان تست میباشد. در این مقاله، یک معماری آزمایش شبهتصادفی طراحی شده است بهطوریکه بتوان با استفاده از آن حافظهها را تحت آزمایش شبهتصادفی قرار داد و با استفاده از آن طول آزمایش تصادفی را بهصورت تجربی تخمین زد.

.1 مقدمه

در یک چیپ حافظه که از یک تکنولوژی جدید، یک آرایش جدید و شاید یک فرایند ساخت جدید استفاده شده است، تعیین کلیه مدلهای خرابی در ابتدای سیکل تولید، حتی با استفاده از تکنیکهای IFA، غیرممکن است. علاوه بر این، با تغییر در پارامترهای فرایند ساخت و تغییرات در انواع نواقص - در احتمال وقوعشان - که با گذشت زمان رخ خواهند داد، ممکن است مدلهای خرابی جدیدی ایجاد شوند. لذا ارائه یک روش آزمایشی جدید که شامل یک مجموعه از آزمایشها باشد لازم و ضروری است. این مجموعه از آزمایشها برای آزمایشهای برونخطیٌ و همچنین تکنیکهای خودآزمون توکار بسیار مناسب بوده و شامل سه زیرمجموعه آزمایشی زیر میباشند:

.1 زیرمجموعه ایی که خرابیهای پیش بینی شده را پوشش میده . این زیرمجموعه از آزمایشها شامل آزمایشهای قطعی2 یا همان آزمایشهایی هستند که از الگوریتمهای مارش استفاده میکنند. این روشها فقط برای یک یا چندین مدل خرابی طراحی و بهینه شدهاند و مادامیکه دارای مینیمم طول آزمایش هستند، پوشش خرابی آنها روی مدل یا مدلهای خرابی مربوطه %100 است. برای مثال ، آزمایش قطعی MATS+ برای آشکارسازی خرابیهای مدلهای SAF، TF و دیکدر آدرس طراحی شده است.

.2 زیرمجموعهای که خرابیهای پیش بینی نشده را پوشش میدهد. در این زیرمجموعه آزمایشهای شبهتصادفی 3 به کار میروند که مادامیکه پوشش خرابی آنها تابعی از طول آزمایش است، قابلیت آشکارسازی اشکالات مدلهای پیچیده را دارا هستند. از اینرو با انتخاب مناسب طول آزمایش، خرابیهای پیش بینی نشده و یا اشکالاتی که آشکارسازی آنها توسط آزمایشهای قطعی مشکل است، میتوانند آشکارشوند.

.3 زیرمجموعه سوم از آزمایشها، آزمایشهایی هستند که درآنها از آزمایشهای شبهتصادفی که دارای قابلیت آشکارسازی خرابیهایی از هر مدل بوده بهمراه تعداد کمی از آزمایشهای قطعی برای آشکارسازی سایر اشکالاتی که در برابر آزمایشهای شبهتصادفی مقاوم هستند، استفاده میشود. این یک روش آزمایشی با قابلیت بالا است، اما مشکلی که در این روش وجود دارد این است که آزمایندههای حافظه تجاری که برای کاربرد آزمایشهای قطعی استفاده میشوند، تکنیکهای آزمایش شبهتصادفی حافظه را پشتیبانی نمیکنند.

یک سیستم بهطورکلی یا بهعنوان یک سیستم الکترونیکی محض تعریف شده یا بهعنوان یک سیستم مرکب از صنایع الکترونیک، الکترومکانیک، شیمیایی و فوتونی تعریف میشود. این قبیل سیستمهای مختلط بهعنوان سیستمهایی با تکنولوژی میکرو-الکترو-مکانیک شناخته شده اند که کل صنایع ذکر شده روی یک تراشه ترکیب میشوند. خرابی یک سیستم زمانی رخ میدهد که سیستم رفتاری نامطلوب داشته باشد یا عملکردش متوقف شود که این خرابیها باعث بروز اشکال در سیستم میشوند. زمانیکه یک تفاوت فیزیکی میان رفتار مطلوب و رفتار نامطلوب سیستم وجود داشته باشد، اشکال در سیستم رخ می دهد. اما ممکن است قبل از اینکه یک خرابی باعث بروز یک اشکال در سیستم شود منقضی گردد.

اشکالات به طور کلی میتوانند دائمی یا غیر دائمی باشند. اشکالات دائمی که اشکالات سخت نیز نامیده میشود، اشکالاتی هستند که اثر آنها بر روی مدار مستقل از زمان بوده و بطور دائمی در یک نقطه یا نقاطی از سیستم بوجود میآیند. این نوع از اشکالات دارای تاثیر دائمی بوده و در اثر بروز یک اشکال فیزیکی دائم در سیستم رخ می دهند. این نوع اشکالات توسط مکانیزمهای زیر رخ میدهند که با یک مدل اشکال میتوانند مدل شوند.

·    اتصالات الکتریکی نامناسب - اتصالات از بین رفته یا اضافی - .

·    ترکیبات شکسته شده - این میتواند یک مشکل ارتباطی سیلیکن-به-فلز یا سیلیکن-به-بسته باشد و یا مدار مجتمعی باشد که عیبی را در خود پنهان کرده است - .

·    سیم سوخته تراشه.

·    فساد تدریجی ارتباط بین تراشه و بسته.

·    خطاهای منطقی تراشه.

اشکالات غیر دائم که تحت عنوان اشکالات نرم نیز شناخته میشوند، اشکالاتی هستند که تاثیر آنها بر روی مدار بهصورت گذرا بوده و وابسته به زمان هستند. اشکالات غیردائم فاقد مدل اشکال مناسبی بوده و بیشترمدارات مجتمع حافظه را تهدید می کنند که طراحان سیستم حافظه برای مقابله با این نوع افزونگی اطلاعات یا کدهای تصحیح خطا را در هر موقعیت از حافظه قرار میدهند. اشکالات غیر دائم خود به دو گروه کلی اشکال گذرا و متناوب تقسیم می شوند. اشکالات گذرا تحت تاثیر شرایط محیطی رخ داده که دلایل وقوع آنها شامل:

·    ذرات آلفا - اتمهای هلیوم یونیزه شده - .
·    آلودگی هوا - بطور موقت باعث اتصال کوتاه یا مدار باز میشود - .
·    دما - بطور موقت باعث اتصال کوتاه میشود - .
·    فشار - موقتآ باعث اتصال کوتاه یا مدار باز در سیم بندی میشود - .
·    لرزشها - موقتآ باعث مدار باز در سیم بندی میشوند - .
·    نوسانات منبع تغذیه - بدلیل کاهش ولتاژ بهطور موقت خطای منطقی رخ می دهد - .
·    مداخله الکترو مغناطیس - باعث اتصال سیگنالی بین سیمها میشود - .
·    تخلیه الکتریکی ایستا - باعث میشود که حالت سلولهای حافظه تغییر کند - .

اشکالات مداوم آنهایی هستند که در بروز آنها شرایط محیطی هیچ نقشی ندارند و عوامل زیر منجر به حضور آنها میشوند.

·    سست بودن ارتباطات.
·    فرسودگی ترکیبات - تغییر تاخیرهای گیتهای منطقی و در نتیجه تغییر زمان ورود سیگنال - .
·    تغییر مقاومت و خازن - بدلیل خطاهای زمانی - .
·    بی نظمیهای فیزیکی - یک سیم باریک، اتصال مقاومتی بالایی را ایجاد میکند - .
·    نویز الکتریکی - باعث تغییر حالت سلولهای حافظه میشود - .

.2 کارهای گذشته

در [1] رویکردهای آزمایش مبتنی بر انتقال دادههای شبهتصادفی را مورد بررسی قرار داده و روشی را برای آزمایش شبهتصادفی اشکالات ساخت مدارات با کمترین سربار سخت افزاری و زمان اجرای آزمایش را نسبت به روشهای استاندارد ارائه دادند.

چندین الگوریتم برای کلاس آزمایش RARWRD در [3] و [2] ارائه شده است. در سال 1997، وندرگورٌ نیز آزمایشی را که در آن آزمایشهای شبهتصادفی بر روی آزمایندههای خارجی جهت آزمایش اشکالات حافظه بکار گرفته شده بودند، توسعه داد .[4] همچنین در [5] یک معماری آزمایش شبهتصادفی را مبتنی بر خودآزمون توکار ترکیبی ارائه دادند. در [6] نویسندگان آزمایشهای شبهتصادفی را مورد بررسی قرار داده و تاثیر انواع مولدهای آزمایش بر آشکارسازی اشکالات مدارات را مورد ارزیابی قرار دادند. علاوه بر این در مطالعه دیگری [7]، پیچندهای برای آزمایش حافظههای کوچک که بهعنوان فایلهای ثبات یا صفهای FIFO عمل میکنند، ارائه شد که آزمایشی با سرعت عملکردی تراشه فراهم میکرد و از سربار مساحتی پایینی برخوردار بود.

یک روش ساخت یافته برای ایجاد یک خودآزمون توکار قابل برنامهریزی برای آزمایش حافظه در [8] ارائه شد. این خودآزمون توکار پیشنهاد شده میتواند توسط فرمانهای آزمایش بهصورت برخطٍ برنامهریزی شود، بهطوریکه یک الگوریتم از الگوریتمهای مشخص شده برای آزمایش انتخاب شود. بطور کلی، این روش الگوریتم های مختلفی را برای آزمایش اشکالات حافظه بکار می برد و از کارایی خیلی بالایی برخوردار است.

در [9] یک روش خود آزمون توکار قابل برنامه نویسی را برای آزمایش تراشههای حافظه ارائه دادند. این روش علاوه براینکه از انعطاف پذیری بالایی برخوردار است سربار مساحتی بالایی را نیز فراهم می سازد. در این روش یک ماشین حالت محدود جدید مبتنی بر خودآزمون توکار قابل برنامهریزی حافظه ارائه شد که میتوانست الگوریتمهای مارش را برای آزمایش اشکالات حافظه انتخاب کند. در [10] نیز یک روش خودآزمون توکار برای آزمایش ماژولهای حافظه در تراشههای سیستم - بر-تراشه ارائه شده است. این روش نیز با استفاده از فرمانهای مارش منجر به انتخاب الگوریتمهای مارش خاصی جهت آزمایش حافظهها میشود بهطوریکه کارایی بالایی را فراهم میسازد.

.3مدل پیشنهادی

آزمایشهای قطعی دارای این خاصیت هستند که میتوانند %100 از اشکالاتی را که برای آنها طراحی شدهاند، آشکار کنند. برای مثال، آزمایش MATS+ با الگوریتم %100 { - w0 - ; - r0, w1 - ; - r1, w0 - } از اشکالات AF، اشکالات دیکدر آدرس به استثنای اشکالات SOF، و %100 از اشکالات SAF را آشکار میکند و ایندرحالی است که طول آزمایش آن برابر با n5 است n - برابر با تعداد کلمه های حافظه میباشد - . پوشش اشکالَ مربوط به آزمایشهای شبهتصادفی دقیقأ مشخص نبوده و در دورههای احتمال رهایی ُ ʽHʼ که احتمال آشکار نشدن یک اشکال خاص را نشان میدهد، بهصورت احتمالی بیان میشود

با آزمایش شبه تصادفی مقدار e را میتوان با صرف هزینه بالا در زمان آزمایش بهدلخواه کوچک کرد. در این نگرش، آزمایشهای شبهتصادفی دارای پوشش اشکال ماژولار هستند و مقدار ʽHʼ با افزایش زمان آزمایش برای کلیه اشکالات از هر مدل اشکال کاهش می یابد. ایندرحالی است که آزمایشهای قطعی دارای این خاصیت نبوده و در آنها مقدار ʽHʼ برای کلیه اشکالات یک مجموعه از مدل اشکال مشخص و از قبل پیش بینی شده برابر صفر است. یک پوشش اشکال بالا نیاز به یک طول آزمایش، ʽ7ʼ، طولانی دارد بنابراینʽ7ʼ تابعی از ʽHʼ، نوع آزمایش شبهتصادفی و مدل اشکال بوده که بهصورت T - e,test,fault model - شبهتصادفی نوشته میشود

شکل - 1 - طولهای آزمایش قطعی و شبهتصادفی را برای مدلهای اشکال مختلف لیست کرده است [5] که نمادهای استفاده شده در آن بهصورت زیر می باشند. نماد CFid نشان دهنده اشکالات اتصالی، ANPSF نشانگر یک اشکال حساس به الگوی مجاور فعال و APSF بیانگر یک اشکال حساس به الگوی فعال است که در این دو k تعداد سلول درگیرشده در اشکال در هر جایی از حافظه را نشان میدهد. با توجه به شکل - 1 - ، کاملا واضح است که آزمایشهای قطعی طول کوتاهتری را دارند