بخشی از مقاله
چکیده
امروزه سرعت انتقال اطلاعات، هزینه ساخت، سطح اشغالی و توان مصرفی از مباحث مهم در حوزه فناوری مدارهای مجتمع است. اخیرأبرای ایجاد سطح کوچکتر، عملکرد بدون اشکال و سرعت بالاتر، از فناوری مدارهای مجتمع تحت عنوان منطق دامینو بهره گرفته می شود. دراین فناوری از ترکیب شبکه های بالابر و پایین بر به همراه پالس کلاک استفاده می شود که با اجازه حرکت منطقی ریلی و خازن های پارازیتی کوچکتر باعث افزایش سرعت مدار می شود. منطق دامینو به دلیل استفاده از ساختارهای غیر معکوس با استفاده از یک اینورتر استاتیک معمولی بین مراحل، مشکل کسکود شدن گیت های منطق دینامیک را حل کرده است.
در این مقاله سیستمی شامل مدار تمام جمع کننده دامینو با استفاده از نرم افزار HSPICE طراحی وشبیه سازی شده است. هدف از این طراحی بدست آوردن بهترین و مناسب ترین تمام جمع کننده دامینو با PDP پایین تر و مصرف توان کمتر از سلول های موجود میباشد. در این راستا طرح مورد نظر پیاده سازی و شبیه سازی گردید. نتایج حاکی از آن است که به کارگیری فناوری دامینو در تمام جمع کننده، تأخیر و PDP کاهش یافته را در مقایسه طرحهای قبلی به همراه دارد.
-1 مقدمه
با پیشرفت تکنولوژی و افزایش تعداد ترانزیستورهای داخل تراشه، توان مصرفی توسط ترانزیستورها و در مجموع توان مصرفی توسط مدارهای مجتمع اهمیت خود را نشان داد و طراحان را وادار به ارائه راهکارهایی جهت کاهش توان مصرفی نمود. بعد از به وجود آمدن مدارهای دیجیتال سه مسأله مورد توجه طراحان بوده است: سرعت پاسخگویی مدار به ورودی، مساحت اشغال شده روی سطح تراشه و توان مصرفی توسط تراشه. به دلیل پیشرفت در ساخت مدارهای مجتمع و کوچک شدن ابعاد ترانزیستور مسأله فضای اشغالی توسط مدار مجتمع تا حدی کمرنگ شده و با توجه به کاربرد مدار یکی از دو مورد دیگر در اولویت قرار می گیرد. [1 ]
در این راستا مسائلی نظیر مخابرات سیار و وسایل الکترونیک قابل حمل باعث شد تا ضرورت کاهش توان مصرفی بیشتر مورد توجه قرار گیرد. تکنیک نوین مدارهای منطق دامینو که یک تکنیک طراحی با مصرف توان پایین است مشکل مصرف توان، سرعت و تعداد ترانزیستور راحل کرده است. در واقع مصرف توان بسیار پایین تر و تأخیر بسیار کمتر آن نسبت به فناوری CMOS آن را متمایز ساخته است .[ 2] در سال 2012 تحقیقات بیشتری در مورد فناوری دامینو انجام شد و گیت های AND، OR، XOR و FULL ADDER ساخته شد4]و.[3 نتایج مقایسه مقادیر به دست آمده از این فناوری با فناوری CMOS کاهش توان مصرفی، کاهش زمان تأخیر، پایداری دمای بهتر و عملکرد بهتر در فرکانس های بالاست.
از این رو فناوری دامینو در ساخت مدارات پیچیده کم قدرت و قطعات پر سرعت به کار گرفته میشود.[ 5-7 ] منطق دامینو بر اساس CMOS تکامل یافته مبنی بر تکنیک منطق دینامیک و شامل ترانزیستورهای PMOS وNMOS به همراه پالس کلاک است. منطق دامینو بر اساس ترانزیستورهای PMOS و NMOS که اجازه حرکت منطقی را به صورت ریلی می دهد باعث افزایش سرعت مدار می شود.[ 8] این منطق سطح کوچک تری از منطق CMOS معمولی دارد. خازن های پارازیتی کوچکترند به طوری که سرعت بالاتری امکان پذیر است. این منطق عملکردی بدون اشکال دارد، هر گیت می تواند تنها یک انتقال را انجام دهد. در این منطق، تنها ساختارهای غیرمعکوس به دلیل حضور اینورتر معکوس کننده ممکن است.
از دیگر مزایای منطق دامینو بالا بردن قدرت، پایین آوردن مصرف انرژی و مصونیت نویز می باشد. این منطق به طور عادی از منطق CMOS متناوب برای طراحی مدارات با سرعت بالا و یا مساحت مورد نیاز کم استفاده می کند. با این حال مصرف توان دینامیک بالاتری از منطق CMOS دارد 10]و.[9 مدارهای CMOS دامینو برای استفاده در عملکرد عالی سیستم های مجتمع در مقیاس خیلی بزرگ - VLSI - دارای اهمیت هستند. طراحی یک مدار VLSI کم توان با سرعت عملکرد بالا یکی از جنبه های چالش برانگیز است.
تمام جمع کننده یکی از بلوک های اساسی برای بسیاری از مدارات با عملکرد ضرب، تقسیم و به توان رساندن است. در این مقاله یک جمع کننده تک بیتی کم توان با سرعت و عملکرد بالا با استفاده از رویکرد منطق دامینو پیشنهاد شده است. هم چنین یک تحلیل مقایسه ای بین تمام جمع کننده پیشنهادی با تمام جمع کننده [11] با استفاده از رویکرد دامینو نشان داده می شود. شبیه سازی با استفاده از نرم افزار HSPICE و با استفاده از تکنولوژی 90nm با منبع ولتاژ 1.1v انجام میشود.
-2 ساختار تمام جمع کننده کم توان با منطق دامینو
مدار تمام جمع کننده تک بیتی با استفاده از 22 ترانزیستور در منطق دامینو مرجع [11] در شکل 1 نشان داده شده است. در این مدار هیچ مسیر مستقیمی بین Vdd وGND وجود ندارد و دشارژ ترانزیستور در سیگنال کلاک اتفاق می افتد. در طرح پیشنهادی، در طول فاز پیش شارژ سیگنال کلاک پایین است و گره دینامیک شارژ می شود. در طول فاز ارزیابی کلاک بالا می آید. در این طرح تکنیک ولتاژ آستانه متغیر و تکنیکهای آستانه چندگانه استفاده میشود، چنان که خروجی تمام جمع کننده نوسان نداشته باشد و جریان نشتی را کاهش میدهد که در بازگشت پراکندگی توان مدار کاهش یابد.
